高速PCB層板疊層配置實(shí)例
發(fā)布時(shí)間:2008/10/13 0:00:00 訪問次數(shù):533
6層板是中等復(fù)雜度的低成本pcb的常用選擇,如圖所示為一典型6層pcb的疊層設(shè)計(jì),它包含兩個(gè)信號(hào)層、一個(gè)電源層和一個(gè)地層。
圖 6層板疊層設(shè)計(jì)實(shí)例
如果系統(tǒng)中用到多個(gè)電源,電源層就必須被分割成多個(gè)實(shí)體區(qū)域,那么第4層和第6層上的高速走線應(yīng)盡量避免跨越參考平面上的縫隙。如果布線空間允許的話,盡量不要將高速信號(hào)走線安排到這兩層上。
根據(jù)不要使用返回電流改變參考平面的原則,可以設(shè)定第1層和第3層為一個(gè)布線組合,第4層和第6層為一個(gè)布線組合。因?yàn)榈?層是多電源參考平面的關(guān)系,高速器件放在頂層,高速走線放在第1、3層,并且頂層的高速走線盡量短。
歡迎轉(zhuǎn)載,信息來源維庫電子市場網(wǎng)(www.dzsc.com)
6層板是中等復(fù)雜度的低成本pcb的常用選擇,如圖所示為一典型6層pcb的疊層設(shè)計(jì),它包含兩個(gè)信號(hào)層、一個(gè)電源層和一個(gè)地層。
圖 6層板疊層設(shè)計(jì)實(shí)例
如果系統(tǒng)中用到多個(gè)電源,電源層就必須被分割成多個(gè)實(shí)體區(qū)域,那么第4層和第6層上的高速走線應(yīng)盡量避免跨越參考平面上的縫隙。如果布線空間允許的話,盡量不要將高速信號(hào)走線安排到這兩層上。
根據(jù)不要使用返回電流改變參考平面的原則,可以設(shè)定第1層和第3層為一個(gè)布線組合,第4層和第6層為一個(gè)布線組合。因?yàn)榈?層是多電源參考平面的關(guān)系,高速器件放在頂層,高速走線放在第1、3層,并且頂層的高速走線盡量短。
歡迎轉(zhuǎn)載,信息來源維庫電子市場網(wǎng)(www.dzsc.com)
熱門點(diǎn)擊
- 同步整流的基本工作原理
- 漏電感(Leakage Inductance
- 功率半導(dǎo)體開關(guān)管的SPICE仿真模型
- 高速PCB多層板疊層設(shè)計(jì)原則
- 高速電路PCB “地”、返回路徑、鏡像層和磁
- 去耦電容的選擇舉例
- 直流濾波電感
- 肖特基二極管(SBD)
- 二極管反向恢復(fù)電流
- 串聯(lián)PNP型晶體管的低壓線性調(diào)節(jié)器
推薦技術(shù)資料
- 羅盤誤差及補(bǔ)償
- 造成羅盤誤差的主要因素有傳感器誤差、其他磁材料干擾等。... [詳細(xì)]
- 扇出型面板級封裝(FOPLP)
- 全球首款無掩模光刻系統(tǒng)—DSP
- 紫光閃存E5200 PCIe 5.0 企業(yè)級
- NAND Flash 技術(shù)和系
- 高性能DIMM 內(nèi)存數(shù)據(jù)技術(shù)封
- PCIe Gen4 SSD主控
- 多媒體協(xié)處理器SM501在嵌入式系統(tǒng)中的應(yīng)用
- 基于IEEE802.11b的EPA溫度變送器
- QUICCEngine新引擎推動(dòng)IP網(wǎng)絡(luò)革新
- SoC面世八年后的產(chǎn)業(yè)機(jī)遇
- MPC8xx系列處理器的嵌入式系統(tǒng)電源設(shè)計(jì)
- dsPIC及其在交流變頻調(diào)速中的應(yīng)用研究