在如圖1所示中，當驅動器3狀態(tài)變化時，必然會對驅動器1的輸入電容進行充放電。驅動器3由高電平到低電平轉換時電流路徑如圖2所示，驅動器3對驅動器1下方的電容進行放電，放電回路如虛線所示，由于電路完全在芯片內部，所以不會產生互連噪聲；同時對驅動器1上方的電容充電，充電回路如實線所示。驅動器3由低到高轉換，驅動器1上方的電容被放電，同時下方的電容被充電，電流路徑不變。

　　圖1 驅動器3由高電平到低電平轉換時的電流流向

　　在圖1所示中，充電電流流經了封裝中電源引腳電感l(wèi)p和地引腳電感氣，而沒有流經信號線電感l(wèi)1和l2。由于氣和氣上通過的電流是反向的，所以封裝總電感為

　　l＝lp＋lg-2mpg

　　其中，mpg，指lp和lg之間的互感。

　　由于封裝電感l(wèi)和系統(tǒng)電源電感l(wèi)s上產生壓降，那么芯片實際得到的電源電壓為

　　在開關的瞬間，加在芯片上的電源電壓會下降，隨后圍繞眠呈阻尼振蕩。

　　由上式上知，要將芯片上的供電下降限制到最小，需要通過減小電感或電流變化速率來減小感應噪聲。但如果需要獲得很高的時鐘頻率，就不能降低芯片內部驅動器的開關速率以減小di/dt。

　　另外，還可以讓電源平面和地平面盡量接近以獲得最小的系統(tǒng)電源供電電感厶；增加電源／地的引腳數(shù)目，縮短電源／地的引腳引線長度，以降低芯片封裝中的電源和地路徑的電感：電源和地引腳應成對分布并盡量靠近放置，以增加封裝中電源和路徑的互感，從而減小封裝總電感；在芯片封裝內部使用去耦旁路電容，如圖2所示，這樣高頻電流的回路電感會非常小，能在很大程度上減小芯片內部的同步開關噪聲；另外一個方案是給印制板系統(tǒng)增加去耦旁路電容。

　　圖2 加入系統(tǒng)電源去耦旁路電容后，驅動器3由高電平到低電平轉換時的電流流向

　　歡迎轉載,信息來自維庫電子市場網（www.dzsc.com）