抗電磁干擾的方法足多種多樣的，下面簡中介紹常用的兩種力法。

　　1.降低外時鐘頻率

　　外時鐘是高頻的噪聲源，除會引起對本應(yīng)用系統(tǒng)的干擾之外，還可能產(chǎn)生對外界的干擾，使電磁兼容檢測不能達標。在對系統(tǒng)司靠性要求很高的應(yīng)用系統(tǒng)中，選用頻率低的單片機是降低系統(tǒng)噪聲的原則之一。

　　2.低噪聲系列單片機

　　傳統(tǒng)的集成電路設(shè)計中，電源、地的引出通常被安排在對稱的兩邊。如左下角是地，右下角是電源，這使得電源噪聲穿過整個硅片。改邊的技術(shù)將電源、地安排在兩個相鄰的引腳上，這樣既降低了穿過整個硅片的電流，又使外部去耦電容在pcb設(shè)計上更容易安排，降低系統(tǒng)噪聲。

　　歡迎轉(zhuǎn)載,信息來自維庫電子市場網(wǎng)（www.dzsc.com）