DDS的基本原理
發(fā)布時(shí)間:2008/12/17 0:00:00 訪問次數(shù):791
dds的原理框圖如圖所示。圖中,相位累加器可在每一個(gè)時(shí)鐘周期來臨時(shí)將頻率控制字(tuning word)所決定的相位增量m累加一次,如果計(jì)數(shù)大于2n,則自動溢出,而只保留后面的n位數(shù)字于累加器中。正弦查詢表rom用于實(shí)現(xiàn)從相位累加器輸出的相位值到正弦幅度值的轉(zhuǎn)換,然后送到dac中將陲弦幅度值的數(shù)字量轉(zhuǎn)變?yōu)槟M量,最后通過濾波器輸出一個(gè)很純凈的正弦波信號。圖鎖相環(huán)組成的原理框圖
歡迎轉(zhuǎn)載,信息來自維庫電子市場網(wǎng)(www.dzsc.com)
dds的原理框圖如圖所示。圖中,相位累加器可在每一個(gè)時(shí)鐘周期來臨時(shí)將頻率控制字(tuning word)所決定的相位增量m累加一次,如果計(jì)數(shù)大于2n,則自動溢出,而只保留后面的n位數(shù)字于累加器中。正弦查詢表rom用于實(shí)現(xiàn)從相位累加器輸出的相位值到正弦幅度值的轉(zhuǎn)換,然后送到dac中將陲弦幅度值的數(shù)字量轉(zhuǎn)變?yōu)槟M量,最后通過濾波器輸出一個(gè)很純凈的正弦波信號。圖鎖相環(huán)組成的原理框圖
歡迎轉(zhuǎn)載,信息來自維庫電子市場網(wǎng)(www.dzsc.com)
熱門點(diǎn)擊
- FPGA技術(shù)按顆粒度分類
- DDS各部分的具體參數(shù)
- 數(shù)字信號處理FPGA的結(jié)構(gòu)
- 基于FPGA的DDS任意波形發(fā)生器
- DSP概述
- 數(shù)字信號處理FPGA的仿真
- 數(shù)字信號處理FPGA設(shè)計(jì)的編譯
- DDS的基本原理
- DSP嵌入式系統(tǒng)主程序代碼
- DDS的基本參數(shù)計(jì)算公式
推薦技術(shù)資料
- 業(yè)余條件下PCM2702
- PGM2702采用SSOP28封裝,引腳小而密,EP3... [詳細(xì)]
- 650V雙向GaNFast氮化鎵功率芯片
- 業(yè)內(nèi)領(lǐng)先8英寸硅基氮化鎵技術(shù)工
- 新一代600V超級接面MOSFET KP38
- KEC 第三代SuperJunction M
- KEC半導(dǎo)體650V碳化硅(SiC)肖特基二
- Arrow Lake U 系列
- 多媒體協(xié)處理器SM501在嵌入式系統(tǒng)中的應(yīng)用
- 基于IEEE802.11b的EPA溫度變送器
- QUICCEngine新引擎推動IP網(wǎng)絡(luò)革新
- SoC面世八年后的產(chǎn)業(yè)機(jī)遇
- MPC8xx系列處理器的嵌入式系統(tǒng)電源設(shè)計(jì)
- dsPIC及其在交流變頻調(diào)速中的應(yīng)用研究