通常在vlsi設(shè)計(jì)中，其詳細(xì)程度的層次可以從完全定制的as］c幾何布局到使用稱為裝置頂盒的系統(tǒng)設(shè)計(jì)。表1給出了相應(yīng)的概述。因?yàn)閒pga的物理結(jié)構(gòu)是可編程的，但也是固定的，所以在fpga的設(shè)計(jì)過程中沒有布局和布線任務(wù)。在門電平上采用寄存器轉(zhuǎn)換設(shè)計(jì)語(yǔ)言就可以達(dá)到元器件的最佳利用。投放市場(chǎng)時(shí)間與fpga迅速增加的復(fù)雜程度共同迫使研究方法轉(zhuǎn)移到知識(shí)產(chǎn)權(quán)（intellectual property，ip）宏單元或“兆核心單元（mega core cells）”的使用上來。宏單元為設(shè)計(jì)者提供了—個(gè)預(yù)先定義的功能集合，例如：微處理器或uart。這樣，設(shè)計(jì)者就只需要指定所選擇的特征或?qū)傩裕ɡ�如：精確度），“合成器”就會(huì)自動(dòng)生成一份合成解決方案的硬件描述代碼或者是原理圖。

　　表1 vlsi的設(shè)計(jì)層次

　　技術(shù)的關(guān)鍵就是利用強(qiáng)有力的設(shè)計(jì)工具來：

　　·縮短開發(fā)周期

　　·提供元器件的優(yōu)質(zhì)利用性

　　·提供合成器的選擇，例如：在最佳速度和設(shè)計(jì)規(guī)模之間作出選擇 在圖1中給出了cab工具分類法，并且應(yīng)用在fpga的設(shè)計(jì)流程之中。通常，是在圖形界面還是文本界面環(huán)境下進(jìn)行設(shè)計(jì)，取決于設(shè)計(jì)者個(gè)人的偏好以及以前的經(jīng)驗(yàn)。以圖形方式給出dsp解決方案能夠強(qiáng)調(diào)更為規(guī)則的數(shù)據(jù)流以及許多相關(guān)的dsp算法。而文本環(huán)境通常側(cè)重于考慮算法控制設(shè)計(jì)，并提供更加寬泛的設(shè)計(jì)類型，正如將在后續(xù)設(shè)計(jì)示例中得到的證明一樣。具體地說，對(duì)于altera的maxplusii而言，利用文本能夠設(shè)計(jì)一些可以分配到設(shè)計(jì)之中的更為特殊的屬性和更為精確的性能。

　　圖1 cad設(shè)計(jì)周期

　　歡迎轉(zhuǎn)載，信息來自維庫(kù)電子市場(chǎng)網(wǎng)（www.dzsc.com）