AT52BC6402A/AT52BG6402AT 64Mbit閃速存儲(chǔ)器 16Mbit PSRAM（16倍I/O）電路的基本特性：

1) 64Mbit閃速存儲(chǔ)器+16Mbit PSRAM；
2) 電源電壓范圍為2.7~3.1V；
3) 數(shù)據(jù)I/O×16，66引腳的CBCA封裝；
4) 64Mbit (4Mbit x16)閃速存儲(chǔ)器；
5) 電壓讀/寫(xiě)范圍為2.7—3. 1V；
6) 高性能，異步存取時(shí)間為70/85 ns；
7) 扇區(qū)清除架構(gòu)，即①8個(gè)4k字扇區(qū)具有個(gè)別寫(xiě)入鎖定，
                   ②32k字主扇區(qū)具有個(gè)別寫(xiě)入鎖定；
8) 典型的扇區(qū)擦除時(shí)間（32k字扇區(qū)為500ms，4k字扇區(qū)為lOOms）；
9) 64Mbit，4層結(jié)構(gòu)，當(dāng)其他3層并行讀操作時(shí)不被編程/擦除,即 ①寄存器A層為寄存器的16Mbit，包括8個(gè)4k字扇區(qū)，
                                                          ②寄存器B層為寄存器的16Mbit，由32k字的扇區(qū)組成，
                                                          ③寄存器C層為寄存器的16Mbit，由32k字的扇區(qū)組成，
                                                          ④寄存器D層為寄存器的16Mbit，由32k字的扇區(qū)組成；
10)低功耗操作，正常工作時(shí)電流為30mA，待機(jī)電流為35μA；
11)V_PP引腳用于寫(xiě)保護(hù)和加速編程操作，RESET副腳用于設(shè)備初始化；
12)提供頂部或底部的啟動(dòng)區(qū)塊配置；
13)128hit保護(hù)寄存器；
14)共同的閃速存儲(chǔ)器接口(CFI)；
15)16Mbit(lMbit×16)；
16)工作電壓范圍為2.7~3.1V；
17)讀取時(shí)間為70ns。