浓毛老太交欧美老妇热爱乱,蜜臀性色av免费,妺妺窝人体色www看美女,久久久久久久久久久大尺度免费视频,麻豆人妻无码性色av专区

位置:51電子網(wǎng) » 技術(shù)資料 » EDA/PLD

FPGA接口電路設(shè)計(jì)

發(fā)布時(shí)間:2011/10/9 13:56:30 訪問次數(shù):1285

     在設(shè)計(jì)單片機(jī)小系統(tǒng)和FPGA小系統(tǒng)之間的接口電路時(shí),首先需要注意二者之間的接口電平是否兼容。通常FPGA芯片的工作電壓為3.3V,而單片機(jī)的工作電壓為SV,因此在連接電路時(shí)要保證所接信號(hào)引腳的接口為TTL電平。堅(jiān)決禁止為了在IO引腳上獲得高電平而將SV電源接入FPGA的引腳,這樣會(huì)燒毀FPGA芯片。為了高效地在單片機(jī)與FPGA之間傳輸數(shù)據(jù),最好采用總線方式設(shè)計(jì)接口電路。   AT24C164
    通過總線擴(kuò)展方式連接單片機(jī)小系統(tǒng)與FPGA小系統(tǒng),只要通過單片機(jī)讀寫外部存儲(chǔ)器(XDATA區(qū))便可實(shí)現(xiàn)數(shù)據(jù)傳遞。此處要保證定義的FPGA內(nèi)部物理地址不與單片機(jī)小系統(tǒng)上已有的區(qū)域沖突,可以定義到OXA400~OXFFFF區(qū)段。由于需要將ALE、/WR和/RD作為FPGA內(nèi)部進(jìn)裎的敏感信號(hào),因此需要接入IBUF(輸入緩存器),否則編譯將無法通過。

 

 

http://lailier.51dzw.com


     在設(shè)計(jì)單片機(jī)小系統(tǒng)和FPGA小系統(tǒng)之間的接口電路時(shí),首先需要注意二者之間的接口電平是否兼容。通常FPGA芯片的工作電壓為3.3V,而單片機(jī)的工作電壓為SV,因此在連接電路時(shí)要保證所接信號(hào)引腳的接口為TTL電平。堅(jiān)決禁止為了在IO引腳上獲得高電平而將SV電源接入FPGA的引腳,這樣會(huì)燒毀FPGA芯片。為了高效地在單片機(jī)與FPGA之間傳輸數(shù)據(jù),最好采用總線方式設(shè)計(jì)接口電路。   AT24C164
    通過總線擴(kuò)展方式連接單片機(jī)小系統(tǒng)與FPGA小系統(tǒng),只要通過單片機(jī)讀寫外部存儲(chǔ)器(XDATA區(qū))便可實(shí)現(xiàn)數(shù)據(jù)傳遞。此處要保證定義的FPGA內(nèi)部物理地址不與單片機(jī)小系統(tǒng)上已有的區(qū)域沖突,可以定義到OXA400~OXFFFF區(qū)段。由于需要將ALE、/WR和/RD作為FPGA內(nèi)部進(jìn)裎的敏感信號(hào),因此需要接入IBUF(輸入緩存器),否則編譯將無法通過。

 

 

http://lailier.51dzw.com


相關(guān)技術(shù)資料
10-9FPGA接口電路設(shè)計(jì)

熱門點(diǎn)擊

 

推薦技術(shù)資料

聲道前級(jí)設(shè)計(jì)特點(diǎn)
    與通常的Hi-Fi前級(jí)不同,EP9307-CRZ這臺(tái)分... [詳細(xì)]
版權(quán)所有:51dzw.COM
深圳服務(wù)熱線:13692101218  13751165337
粵ICP備09112631號(hào)-6(miitbeian.gov.cn)
公網(wǎng)安備44030402000607
深圳市碧威特網(wǎng)絡(luò)技術(shù)有限公司
付款方式


 復(fù)制成功!