FPGA接口電路設(shè)計(jì)
發(fā)布時(shí)間:2011/10/9 13:56:30 訪問次數(shù):1285
在設(shè)計(jì)單片機(jī)小系統(tǒng)和FPGA小系統(tǒng)之間的接口電路時(shí),首先需要注意二者之間的接口電平是否兼容。通常FPGA芯片的工作電壓為3.3V,而單片機(jī)的工作電壓為SV,因此在連接電路時(shí)要保證所接信號(hào)引腳的接口為TTL電平。堅(jiān)決禁止為了在IO引腳上獲得高電平而將SV電源接入FPGA的引腳,這樣會(huì)燒毀FPGA芯片。為了高效地在單片機(jī)與FPGA之間傳輸數(shù)據(jù),最好采用總線方式設(shè)計(jì)接口電路。 AT24C164
通過總線擴(kuò)展方式連接單片機(jī)小系統(tǒng)與FPGA小系統(tǒng),只要通過單片機(jī)讀寫外部存儲(chǔ)器(XDATA區(qū))便可實(shí)現(xiàn)數(shù)據(jù)傳遞。此處要保證定義的FPGA內(nèi)部物理地址不與單片機(jī)小系統(tǒng)上已有的區(qū)域沖突,可以定義到OXA400~OXFFFF區(qū)段。由于需要將ALE、/WR和/RD作為FPGA內(nèi)部進(jìn)裎的敏感信號(hào),因此需要接入IBUF(輸入緩存器),否則編譯將無法通過。
在設(shè)計(jì)單片機(jī)小系統(tǒng)和FPGA小系統(tǒng)之間的接口電路時(shí),首先需要注意二者之間的接口電平是否兼容。通常FPGA芯片的工作電壓為3.3V,而單片機(jī)的工作電壓為SV,因此在連接電路時(shí)要保證所接信號(hào)引腳的接口為TTL電平。堅(jiān)決禁止為了在IO引腳上獲得高電平而將SV電源接入FPGA的引腳,這樣會(huì)燒毀FPGA芯片。為了高效地在單片機(jī)與FPGA之間傳輸數(shù)據(jù),最好采用總線方式設(shè)計(jì)接口電路。 AT24C164
通過總線擴(kuò)展方式連接單片機(jī)小系統(tǒng)與FPGA小系統(tǒng),只要通過單片機(jī)讀寫外部存儲(chǔ)器(XDATA區(qū))便可實(shí)現(xiàn)數(shù)據(jù)傳遞。此處要保證定義的FPGA內(nèi)部物理地址不與單片機(jī)小系統(tǒng)上已有的區(qū)域沖突,可以定義到OXA400~OXFFFF區(qū)段。由于需要將ALE、/WR和/RD作為FPGA內(nèi)部進(jìn)裎的敏感信號(hào),因此需要接入IBUF(輸入緩存器),否則編譯將無法通過。
上一篇:ISE 10.1概述
熱門點(diǎn)擊
- PID參數(shù)整定方法
- PTC元件特性的三大關(guān)系
- PLD的開發(fā)包括哪些內(nèi)容?
- 利用可編程邏輯器件PLD設(shè)計(jì)數(shù)字系統(tǒng)優(yōu)點(diǎn)
- 使用PC并行口配置FPGA
- FPGA接口電路設(shè)計(jì)
- 可編程邏輯器件PLD
- 測量傳感器
推薦技術(shù)資料
- 聲道前級(jí)設(shè)計(jì)特點(diǎn)
- 與通常的Hi-Fi前級(jí)不同,EP9307-CRZ這臺(tái)分... [詳細(xì)]
- CV/CC InnoSwitch3-AQ 開
- URF1DxxM-60WR3系
- 1-6W URA24xxN-x
- 閉環(huán)磁通門信號(hào)調(diào)節(jié)芯片NSDRV401
- SK-RiSC-SOM-H27X-V1.1應(yīng)
- RISC技術(shù)8位微控制器參數(shù)設(shè)
- 多媒體協(xié)處理器SM501在嵌入式系統(tǒng)中的應(yīng)用
- 基于IEEE802.11b的EPA溫度變送器
- QUICCEngine新引擎推動(dòng)IP網(wǎng)絡(luò)革新
- SoC面世八年后的產(chǎn)業(yè)機(jī)遇
- MPC8xx系列處理器的嵌入式系統(tǒng)電源設(shè)計(jì)
- dsPIC及其在交流變頻調(diào)速中的應(yīng)用研究