AN221E04 FPAA的封裝和框圖如圖19. 11所示。

                 
    這個組件包含四個CAB且以2×2矩陣數(shù)組的形式表示，包括連接邏輯、初始程序和可重復(fù)結(jié)構(gòu)化的裝置。
    當(dāng)你設(shè)計FPAA時，數(shù)據(jù)將可以經(jīng)由結(jié)構(gòu)接口(configuration interface)連接到每一個CAB，并存入隨機(jī)存儲器(RAM)的芯片中。當(dāng)舊的結(jié)構(gòu)在行中時，記憶體允許加載重復(fù)的結(jié)構(gòu)化。屏蔽式隨機(jī)存儲器(shadowRAM)儲存新的結(jié)構(gòu)化數(shù)據(jù)時，并沒有與現(xiàn)有的結(jié)構(gòu)分開，直到適當(dāng)?shù)臅r間，宦將被轉(zhuǎn)換成結(jié)構(gòu)化(configura-tion) RAM。結(jié)構(gòu)化RAM則儲存目前的結(jié)構(gòu)化數(shù)據(jù)。當(dāng)FPAA工作在某一個系統(tǒng)時，并沒有與現(xiàn)有的結(jié)構(gòu)分開，這允許任何改變或調(diào)整來完成電路設(shè)計。這就稱為動態(tài)重復(fù)結(jié)構(gòu)化(dynamic reconfiguration)。
    當(dāng)執(zhí)行FPAA程序時，結(jié)構(gòu)化數(shù)據(jù)(configuration data)可以從計算機(jī)發(fā)展軟件產(chǎn)生。結(jié)構(gòu)化數(shù)據(jù)也可以由儲存了結(jié)構(gòu)化數(shù)據(jù)的外部EPROM產(chǎn)生，或通過微處理器來控制，就稱為主處理機(jī)(host processor)，這將嵌入到FPAA操作系統(tǒng)中。FPAA可以產(chǎn)生它自己的內(nèi)部頻率，或者接收外部的頻率信號�？梢杂蓛�(nèi)部產(chǎn)生DC電壓，供需要參考電壓的一些電路使用。
    在FPAA中的查詢表(look-up table)是一種可以儲存事先決定的結(jié)構(gòu)功能數(shù)據(jù)的記憶體。它可以儲存256字節(jié)空間的數(shù)據(jù)（一個字節(jié)等于8個位）。每一個位元組具有特定的地址。一個8位的地址碼可以由CAB中的特定計數(shù)器或SAR-ADC( successive -approximation register-ADC)邏輯來產(chǎn)生。
    模擬輸入信號經(jīng)可結(jié)構(gòu)化輸入及輸出單元連接到此元件。ITR8307-TR8輸出信號可似透過輸入及輸出單元來傳送。一個I/O單元可以接收差動或共模的輸入信號，并且能包含可編程濾波器及放大器，如此可以改善輸入信號的質(zhì)量。