摘要：通過對(duì)基于ＩＢＩＳ模型的信號(hào)完整性仿真，分析在一個(gè)高速１６０ＭＨｚＤＳＰ（ＴＭＳ３２０Ｃ６７０１）系統(tǒng)設(shè)計(jì)中成功應(yīng)用的實(shí)例，闡述了基于ＩＢＩＳ模型的仿真分析在高速、復(fù)雜系統(tǒng)設(shè)計(jì)中的重要作用和實(shí)用性，描述了基于ＩＢＩＳ模型的仿真分析的一般過程。

    關(guān)鍵詞：ＩＢＩＳ模型  信號(hào)完整性  高速設(shè)計(jì)  仿真分析

    對(duì)于高速系統(tǒng)而言，在設(shè)計(jì)過程中對(duì)設(shè)計(jì)進(jìn)行仿真分析，將信號(hào)的完整性（ＳＩ）和時(shí)序問題解決在制版之前，盡可能地保證設(shè)計(jì)的一次成功是現(xiàn)在設(shè)計(jì)人員普遍采用的做法。仿真分析就是在設(shè)計(jì)的過程中，由ＥＤＡ工具利用輸入的器件模型數(shù)據(jù)進(jìn)行分析，將成功的設(shè)計(jì)和有問題的地方直觀地反饋給設(shè)計(jì)者，設(shè)計(jì)者根據(jù)反饋信息對(duì)設(shè)計(jì)進(jìn)行修改完善的過程。然而早期的高速設(shè)計(jì)者們發(fā)現(xiàn)，如果一塊ＰＣＢ板上有上千個(gè)線網(wǎng)，進(jìn)行基于電氣模型的仿真分析，需要太大的運(yùn)算量和太多的時(shí)間，是不切實(shí)際的。為此，開發(fā)出一種新的行為級(jí)的建模方法，這種方法被稱為ＩＢＩＳ（Ｉ／Ｏ Ｂｕｆｆｅｒ Ｉｎｆｏｒｍａｔｉｏｎ Ｓｐｅｃｉｆｉｃａｔｉｏｎ）。

１ 基于ＩＢＩＳ模型的信號(hào)完整性分析

1.1 ＩＢＩＳ模型和ＳＰＩＣＥ模型

    仿真分析的基礎(chǔ)是器件模型，器件模型的類型主要有兩種。一種較早出現(xiàn)的是電氣模型，比如ＳＰＩＣＥ模型。ＳＰＩＣＥ模型試圖描述電路的實(shí)際電氣連接，開發(fā)這種模型的初始目的是為了給集成電路的設(shè)計(jì)提供一個(gè)仿真環(huán)境，目前其主要的應(yīng)用場(chǎng)合仍在于ＩＣ的設(shè)計(jì)和驗(yàn)證上。由于ＳＰＩＣＥ模型并不是為ＰＣＢ的傳輸線及其它更大的結(jié)構(gòu)而設(shè)計(jì)的，使用它來驗(yàn)證稍大的線網(wǎng)就顯得不切合實(shí)際。另外，由于其要求描述電路的實(shí)際電氣連接，芯片生產(chǎn)廠家擔(dān)心會(huì)泄露自己的技術(shù)因而在提供模型時(shí)會(huì)不太積極。

    另一種類型的模型就是ＩＢＩＳ行為模型，它描述器件在特定負(fù)載及特定封裝下的輸入輸出行為而不是其實(shí)際的電氣組成。與ＳＰＩＣＥ模型相比，ＩＢＩＳ模型的優(yōu)勢(shì)體現(xiàn)在三個(gè)方面：第一，由于ＩＢＩＳ模型保護(hù)了內(nèi)部電路的私有信息而獲得模型的芯片生產(chǎn)廠家的支持；第二，采用ＩＢＩＳ模型可以進(jìn)行較快的仿真分析（比ＳＰＩＣＥ模型快２５倍），這種優(yōu)勢(shì)在ＰＣＢ板的密度越來越高，需要分析的關(guān)鍵線網(wǎng)越來越多的趨勢(shì)下變得十分重要，因此ＩＢＩＳ模型獲得ＥＤＡ工具的支持；第三，ＩＢＩＳ模型易于獲得（廠家提供或自己產(chǎn)生）和理解，而且因?yàn)榘ǎ桑辖Y(jié)構(gòu)的非線性特性，封裝參數(shù)及ＥＳＤ結(jié)構(gòu)，ＩＢＩＳ模型可以達(dá)到與ＳＰＩＣＥ模型相當(dāng)?shù)木�。另外ＩＢＩＳ模型不存在ＳＰＩＣＥ常有的不收斂問題。這些優(yōu)勢(shì)使其獲得了設(shè)計(jì)者的支持。

    由于ＩＢＩＳ模型的這些優(yōu)勢(shì)，使其在１９９３年形成初樣至今短短數(shù)年就得以迅速的發(fā)展和廣泛的應(yīng)用，成為信號(hào)完整性模型的國際標(biāo)準(zhǔn)。

1.2 信號(hào)完整性分析

    所謂信號(hào)完整性分析是分析由驅(qū)動(dòng)器產(chǎn)生的信號(hào)經(jīng)導(dǎo)線傳輸?shù)截?fù)載后是否完整，受干擾的程度如何。在過去的低速數(shù)字設(shè)計(jì)中，設(shè)計(jì)者主要考慮邏輯上是否正確，而不用考慮信號(hào)傳輸?shù)耐暾�。連接驅(qū)動(dòng)器與負(fù)載之間的銅線被認(rèn)為純粹的短路線。隨著對(duì)產(chǎn)品高性能的不斷追求和半導(dǎo)體工藝的飛速發(fā)展，集成電路的速率越來越快，高速率的器件越來越普遍，信號(hào)完整性問題已成為設(shè)計(jì)者在高速數(shù)字設(shè)計(jì)中最為關(guān)心的問題。各類邏輯器件的速度如表１所示。

表1 邏輯器件的速率

Technolog

Rise/Fall(ns)

摘要：通過對(duì)基于ＩＢＩＳ模型的信號(hào)完整性仿真，分析在一個(gè)高速１６０ＭＨｚＤＳＰ（ＴＭＳ３２０Ｃ６７０１）系統(tǒng)設(shè)計(jì)中成功應(yīng)用的實(shí)例，闡述了基于ＩＢＩＳ模型的仿真分析在高速、復(fù)雜系統(tǒng)設(shè)計(jì)中的重要作用和實(shí)用性，描述了基于ＩＢＩＳ模型的仿真分析的一般過程。     關(guān)鍵詞：ＩＢＩＳ模型  信號(hào)完整性  高速設(shè)計(jì)  仿真分析     對(duì)于高速系統(tǒng)而言，在設(shè)計(jì)過程中對(duì)設(shè)計(jì)進(jìn)行仿真分析，將信號(hào)的完整性（ＳＩ）和時(shí)序問題解決在制版之前，盡可能地保證設(shè)計(jì)的一次成功是現(xiàn)在設(shè)計(jì)人員普遍采用的做法。仿真分析就是在設(shè)計(jì)的過程中，由ＥＤＡ工具利用輸入的器件模型數(shù)據(jù)進(jìn)行分析，將成功的設(shè)計(jì)和有問題的地方直觀地反饋給設(shè)計(jì)者，設(shè)計(jì)者根據(jù)反饋信息對(duì)設(shè)計(jì)進(jìn)行修改完善的過程。然而早期的高速設(shè)計(jì)者們發(fā)現(xiàn)，如果一塊ＰＣＢ板上有上千個(gè)線網(wǎng)，進(jìn)行基于電氣模型的仿真分析，需要太大的運(yùn)算量和太多的時(shí)間，是不切實(shí)際的。為此，開發(fā)出一種新的行為級(jí)的建模方法，這種方法被稱為ＩＢＩＳ（Ｉ／Ｏ Ｂｕｆｆｅｒ Ｉｎｆｏｒｍａｔｉｏｎ Ｓｐｅｃｉｆｉｃａｔｉｏｎ）。 １ 基于ＩＢＩＳ模型的信號(hào)完整性分析 1.1 ＩＢＩＳ模型和ＳＰＩＣＥ模型     仿真分析的基礎(chǔ)是器件模型，器件模型的類型主要有兩種。一種較早出現(xiàn)的是電氣模型，比如ＳＰＩＣＥ模型。ＳＰＩＣＥ模型試圖描述電路的實(shí)際電氣連接，開發(fā)這種模型的初始目的是為了給集成電路的設(shè)計(jì)提供一個(gè)仿真環(huán)境，目前其主要的應(yīng)用場(chǎng)合仍在于ＩＣ的設(shè)計(jì)和驗(yàn)證上。由于ＳＰＩＣＥ模型并不是為ＰＣＢ的傳輸線及其它更大的結(jié)構(gòu)而設(shè)計(jì)的，使用它來驗(yàn)證稍大的線網(wǎng)就顯得不切合實(shí)際。另外，由于其要求描述電路的實(shí)際電氣連接，芯片生產(chǎn)廠家擔(dān)心會(huì)泄露自己的技術(shù)因而在提供模型時(shí)會(huì)不太積極。     另一種類型的模型就是ＩＢＩＳ行為模型，它描述器件在特定負(fù)載及特定封裝下的輸入輸出行為而不是其實(shí)際的電氣組成。與ＳＰＩＣＥ模型相比，ＩＢＩＳ模型的優(yōu)勢(shì)體現(xiàn)在三個(gè)方面：第一，由于ＩＢＩＳ模型保護(hù)了內(nèi)部電路的私有信息而獲得模型的芯片生產(chǎn)廠家的支持；第二，采用ＩＢＩＳ模型可以進(jìn)行較快的仿真分析（比ＳＰＩＣＥ模型快２５倍），這種優(yōu)勢(shì)在ＰＣＢ板的密度越來越高，需要分析的關(guān)鍵線網(wǎng)越來越多的趨勢(shì)下變得十分重要，因此ＩＢＩＳ模型獲得ＥＤＡ工具的支持；第三，ＩＢＩＳ模型易于獲得（廠家提供或自己產(chǎn)生）和理解，而且因?yàn)榘ǎ桑辖Y(jié)構(gòu)的非線性特性，封裝參數(shù)及ＥＳＤ結(jié)構(gòu)，ＩＢＩＳ模型可以達(dá)到與ＳＰＩＣＥ模型相當(dāng)?shù)木�。另外ＩＢＩＳ模型不存在ＳＰＩＣＥ常有的不收斂問題。這些優(yōu)勢(shì)使其獲得了設(shè)計(jì)者的支持。     由于ＩＢＩＳ模型的這些優(yōu)勢(shì)，使其在１９９３年形成初樣至今短短數(shù)年就得以迅速的發(fā)展和廣泛的應(yīng)用，成為信號(hào)完整性模型的國際標(biāo)準(zhǔn)。 1.2 信號(hào)完整性分析     所謂信號(hào)完整性分析是分析由驅(qū)動(dòng)器產(chǎn)生的信號(hào)經(jīng)導(dǎo)線傳輸?shù)截?fù)載后是否完整，受干擾的程度如何。在過去的低速數(shù)字設(shè)計(jì)中，設(shè)計(jì)者主要考慮邏輯上是否正確，而不用考慮信號(hào)傳輸?shù)耐暾浴＿B接驅(qū)動(dòng)器與負(fù)載之間的銅線被認(rèn)為純粹的短路線。隨著對(duì)產(chǎn)品高性能的不斷追求和半導(dǎo)體工藝的飛速發(fā)展，集成電路的速率越來越快，高速率的器件越來越普遍，信號(hào)完整性問題已成為設(shè)計(jì)者在高速數(shù)字設(shè)計(jì)中最為關(guān)心的問題。各類邏輯器件的速度如表１所示。 表1 邏輯器件的速率 Technolog Rise/Fall(ns) --> 上一篇：基于DSP和ADS8364的高速數(shù)據(jù)采集處理系統(tǒng) 上一篇：基于TMS320F206 DSP的圖像采集卡設(shè)計(jì) 相關(guān)技術(shù)資料 7-5CV/CC InnoSwitch3-AQ 開關(guān)電源 IC 7-5​URF1DxxM-60WR3系列應(yīng)用前景分析 7-5​1-6W URA24xxN-xxWR3G系列優(yōu)勢(shì)特征 7-5閉環(huán)磁通門信號(hào)調(diào)節(jié)芯片NSDRV401 7-5SK-RiSC-SOM-H27X-V1.1應(yīng)用探究 7-5​RISC技術(shù)8位微控制器參數(shù)設(shè)計(jì) 7-4​超低功耗角度位置傳感器參數(shù)技術(shù)封裝 7-4​四路輸出 DC/DC 降壓電源模塊產(chǎn)品系列 7-4​降壓變換器和升降壓變換器優(yōu)特點(diǎn)及區(qū)別 7-4​業(yè)界首創(chuàng)可在線編程電源模塊 mEZ系列 7-4可編程門陣列 (FPGA)智能 電源解決方案 7-4​高效先進(jìn)封裝工藝​MPS 電源模塊優(yōu)勢(shì)設(shè)計(jì) 相關(guān)IC型號(hào) 熱門點(diǎn)擊 基于IBIS模型的仿真分析在高速DSP系統(tǒng)設(shè) VXI總線任意數(shù)字信號(hào)發(fā)生器的研究與設(shè)計(jì) FPGA構(gòu)建高性能DSP   推薦技術(shù)資料 聲道前級(jí)設(shè)計(jì)特點(diǎn)     與通常的Hi-Fi前級(jí)不同，EP9307-CRZ這臺(tái)分... [詳細(xì)] CV/CC InnoSwitch3-AQ 開 ​URF1DxxM-60WR3系 ​1-6W URA24xxN-x 閉環(huán)磁通門信號(hào)調(diào)節(jié)芯片NSDRV401 SK-RiSC-SOM-H27X-V1.1應(yīng) ​RISC技術(shù)8位微控制器參數(shù)設(shè) 多媒體協(xié)處理器SM501在嵌入式系統(tǒng)中的應(yīng)用 基于IEEE802.11b的EPA溫度變送器 QUICCEngine新引擎推動(dòng)IP網(wǎng)絡(luò)革新 SoC面世八年后的產(chǎn)業(yè)機(jī)遇 MPC8xx系列處理器的嵌入式系統(tǒng)電源設(shè)計(jì) dsPIC及其在交流變頻調(diào)速中的應(yīng)用研究 版權(quán)所有:51dzw.COM 深圳服務(wù)熱線：13751165337  13692101218 粵ICP備09112631號(hào)-6(miitbeian.gov.cn) 公網(wǎng)安備44030402000607 深圳市碧威特網(wǎng)絡(luò)技術(shù)有限公司 付款方式 把51電子網(wǎng)設(shè)為首頁      把51電子網(wǎng)加入收藏夾      給51電子網(wǎng)投訴建議 關(guān)于我們| 會(huì)員收費(fèi)標(biāo)準(zhǔn)| 廣告服務(wù)| 招賢納士| 付款方式| 友情鏈接| 網(wǎng)站地圖| 聯(lián)系我們| 免責(zé)聲明| 庫存上載：service@51dzw.com 　　 版權(quán)所有:51dzw.COM 粵ICP備09112631號(hào)-6(miitbeian.gov.cn) 服務(wù)熱線(深圳)：13751165337 13692101218 傳真：0755-83035052 投訴電話:0755-83030533  復(fù)制成功！ <pre id="byo3d"><b id="byo3d"><em id="byo3d"></em></b></pre>