集成電路工藝技術(shù)的發(fā)展，使得在單一芯片AR1318上集成信號處理器或數(shù)據(jù)計算系統(tǒng)成為可能。2006年，Xilinx和Alter公司采用65納米技術(shù)分別推出了最先進(jìn)的FPGA系列：Virtex-5系列和Stratix-3系列。在2006年國際電子器件會議(IEDM)上，三星公司的32Gbit新型NAND型閃存亮相，公布了采用40nm技術(shù)，計劃在2008年生產(chǎn)的32Gbit NAND型閃存，集成度已超過了300億，而高性能系統(tǒng)要求VLSI工藝的特征尺寸繼續(xù)減小。隨著IC尺寸的不斷減小，增加了芯片的電流密度、電場強度、可靠性因素如熱載流子效應(yīng)、時間決定的二氧化硅擊穿效應(yīng)、電遷移效應(yīng)、靜電泄漏效應(yīng)、栓鎖效應(yīng)、輻射效應(yīng)、雙極晶體管的退化效應(yīng)都嚴(yán)重地表現(xiàn)出來，影響了IC的可靠性。盡管可以采用冗余誤差恢復(fù)和校正電路來校正復(fù)雜電子系統(tǒng)的失效，但在一些高失效率的系統(tǒng)中，這些方法已顯得無能為力。對于消費類電子，如數(shù)字手表和私人計算機，器件誤操作可以用誤差模件取代，以達(dá)到補救的目的。但對于需要連續(xù)或非間斷操作的系統(tǒng)，如在線傳輸處理和電話交換系統(tǒng)，功能的失效是非常昂貴的。對于涉及人身安全的飛行控制及醫(yī)療上的電子起搏器，失去功能將是災(zāi)難性的。所以，對高性能的電子系統(tǒng)，可靠性是至關(guān)重要的。
    目前，主要的可靠性保證措施是對芯片進(jìn)行測試、分析和篩選，這種方法越來越不適用于IC的發(fā)展。主要原因有三個：第一，需要時間長，例如為了驗證50%可信度的10 Fit失效率（Fit為失效率單位，lFit一10-9/（器件·小時））需要2×107器件·小時；第二，設(shè)計難度大，隨著集成度的提高，子電路必須簡化和優(yōu)化，以減少可靠性測試時間；第三，電路改進(jìn)困難，如果在測試或應(yīng)用時發(fā)現(xiàn)IC失效，通過改進(jìn)工藝或設(shè)計需要很長時間。