使用晶體管和FET的優(yōu)缺點(diǎn)
發(fā)布時(shí)間:2012/5/19 19:59:51 訪問次數(shù):1001
1．電子電路中使用晶體管和FET的優(yōu)點(diǎn)
(1)能夠?qū)崿F(xiàn)高性能。IC內(nèi)部的半導(dǎo)體器件PS21867-P由于受制造條件的制約，其性能往往低于分立器件。因此設(shè)計(jì)者使用分立器件能夠制作出比IC性能更優(yōu)良的電路。
(2)什么樣的電路都能夠制作。晶體管和FET是放大單元、開關(guān)單元的最小單位，所以具有制作任何電路的可能性。
2．使用晶體管和FET的缺點(diǎn)
(1)增加了部件數(shù)目。如果一個(gè)電路使用2～3個(gè)IC就能夠制成，那么使用分立器件時(shí)需要的部件數(shù)目將會(huì)增加到20～30個(gè)。
(2)設(shè)計(jì)周期長(zhǎng)。由于必須選擇和確定電路所需要的所有元器件及其數(shù)值，所以花費(fèi)的時(shí)間長(zhǎng)。
(3)成本高。不能說所有情況下的成本都高，但是大多數(shù)情況下，由于使用的分立器仵多，整體上成本（也考慮到制造成本）提高了。
(1)能夠?qū)崿F(xiàn)高性能。IC內(nèi)部的半導(dǎo)體器件PS21867-P由于受制造條件的制約，其性能往往低于分立器件。因此設(shè)計(jì)者使用分立器件能夠制作出比IC性能更優(yōu)良的電路。
(2)什么樣的電路都能夠制作。晶體管和FET是放大單元、開關(guān)單元的最小單位，所以具有制作任何電路的可能性。
2．使用晶體管和FET的缺點(diǎn)
(1)增加了部件數(shù)目。如果一個(gè)電路使用2～3個(gè)IC就能夠制成，那么使用分立器件時(shí)需要的部件數(shù)目將會(huì)增加到20～30個(gè)。
(2)設(shè)計(jì)周期長(zhǎng)。由于必須選擇和確定電路所需要的所有元器件及其數(shù)值，所以花費(fèi)的時(shí)間長(zhǎng)。
(3)成本高。不能說所有情況下的成本都高，但是大多數(shù)情況下，由于使用的分立器仵多，整體上成本（也考慮到制造成本）提高了。
1．電子電路中使用晶體管和FET的優(yōu)點(diǎn)
(1)能夠?qū)崿F(xiàn)高性能。IC內(nèi)部的半導(dǎo)體器件PS21867-P由于受制造條件的制約，其性能往往低于分立器件。因此設(shè)計(jì)者使用分立器件能夠制作出比IC性能更優(yōu)良的電路。
(2)什么樣的電路都能夠制作。晶體管和FET是放大單元、開關(guān)單元的最小單位，所以具有制作任何電路的可能性。
2．使用晶體管和FET的缺點(diǎn)
(1)增加了部件數(shù)目。如果一個(gè)電路使用2～3個(gè)IC就能夠制成，那么使用分立器件時(shí)需要的部件數(shù)目將會(huì)增加到20～30個(gè)。
(2)設(shè)計(jì)周期長(zhǎng)。由于必須選擇和確定電路所需要的所有元器件及其數(shù)值，所以花費(fèi)的時(shí)間長(zhǎng)。
(3)成本高。不能說所有情況下的成本都高，但是大多數(shù)情況下，由于使用的分立器仵多，整體上成本（也考慮到制造成本）提高了。
(1)能夠?qū)崿F(xiàn)高性能。IC內(nèi)部的半導(dǎo)體器件PS21867-P由于受制造條件的制約，其性能往往低于分立器件。因此設(shè)計(jì)者使用分立器件能夠制作出比IC性能更優(yōu)良的電路。
(2)什么樣的電路都能夠制作。晶體管和FET是放大單元、開關(guān)單元的最小單位，所以具有制作任何電路的可能性。
2．使用晶體管和FET的缺點(diǎn)
(1)增加了部件數(shù)目。如果一個(gè)電路使用2～3個(gè)IC就能夠制成，那么使用分立器件時(shí)需要的部件數(shù)目將會(huì)增加到20～30個(gè)。
(2)設(shè)計(jì)周期長(zhǎng)。由于必須選擇和確定電路所需要的所有元器件及其數(shù)值，所以花費(fèi)的時(shí)間長(zhǎng)。
(3)成本高。不能說所有情況下的成本都高，但是大多數(shù)情況下，由于使用的分立器仵多，整體上成本（也考慮到制造成本）提高了。
上一篇：靈活使用lC以及晶體管、FET
相關(guān)技術(shù)資料- 12-13整體電路工作狀態(tài)初步判斷
- 12-9移位寄存器
- 5-19使用晶體管和FET的優(yōu)缺點(diǎn)
熱門點(diǎn)擊
- 推挽型射極跟隨器
- 使用PNP晶體管的射極跟隨器
- 產(chǎn)品的質(zhì)量保證等級(jí)
- 使用恒流負(fù)載的射極跟隨器
- 引線鍵合失效
- 聲表面波器件的特點(diǎn)和可靠性要求
- 頻率特性與群延遲特性
- 焊接方法
- 外殼結(jié)構(gòu)設(shè)計(jì)
- BiMOS集成電路
推薦技術(shù)資料
- 泰克新發(fā)布的DSA830
- 泰克新發(fā)布的DSA8300在一臺(tái)儀器中同時(shí)實(shí)現(xiàn)時(shí)域和頻域分析，DS... [詳細(xì)]
- AMOLED顯示驅(qū)動(dòng)芯片關(guān)鍵技
- CMOS圖像傳感器技術(shù)參數(shù)設(shè)計(jì)
- GB300 超級(jí)芯片應(yīng)用需求分
- 4NP 工藝NVIDIA Bl
- GB300 芯片、NVL72
- 首個(gè)最新高端芯片人工智能服務(wù)器
- 多媒體協(xié)處理器SM501在嵌入式系統(tǒng)中的應(yīng)用
- 基于IEEE802.11b的EPA溫度變送器
- QUICCEngine新引擎推動(dòng)IP網(wǎng)絡(luò)革新
- SoC面世八年后的產(chǎn)業(yè)機(jī)遇
- MPC8xx系列處理器的嵌入式系統(tǒng)電源設(shè)計(jì)
- dsPIC及其在交流變頻調(diào)速中的應(yīng)用研究
公網(wǎng)安備44030402000607
