測(cè)定輸入阻抗
發(fā)布時(shí)間:2012/5/21 19:34:08 訪問(wèn)次數(shù):1437
圖3.11是測(cè)定電路輸入ADR03AKSZ阻抗Zi的方法。是將電阻Rgen審聯(lián)到信號(hào)源上,由信號(hào)源的輸出電壓砂VGEN和電路的輸入電壓vi求輸入阻抗。電路的輸入電壓口i是用Rgen和Zi對(duì)信號(hào)源的輸出Vgen進(jìn)行分壓的值。
照片3.5是VGEN=1VP-PlkHz),RGEN=18kQ,時(shí)Vgen和Vi的波形?梢钥闯隹,為0.5VP-P,正好是Vgen一1VP-P的112,所以Zi與Rgen值相等,也就是說(shuō),Zl一18k,0。這個(gè)值是偏置電路Ri與R2并聯(lián)Ri∥R2(-150kCl∥20kQ≈18kQ)時(shí)的值。
FET本身的輸入阻抗是非常高的。不過(guò)在實(shí)際電路中由于Ri與R2的偏置電路的影響,電路整體的輸入阻抗變低了。
圖3.11是測(cè)定電路輸入ADR03AKSZ阻抗Zi的方法。是將電阻Rgen審聯(lián)到信號(hào)源上,由信號(hào)源的輸出電壓砂VGEN和電路的輸入電壓vi求輸入阻抗。電路的輸入電壓口i是用Rgen和Zi對(duì)信號(hào)源的輸出Vgen進(jìn)行分壓的值。
照片3.5是VGEN=1VP-PlkHz),RGEN=18kQ,時(shí)Vgen和Vi的波形。可以看出口,為0.5VP-P,正好是Vgen一1VP-P的112,所以Zi與Rgen值相等,也就是說(shuō),Zl一18k,0。這個(gè)值是偏置電路Ri與R2并聯(lián)Ri∥R2(-150kCl∥20kQ≈18kQ)時(shí)的值。
FET本身的輸入阻抗是非常高的。不過(guò)在實(shí)際電路中由于Ri與R2的偏置電路的影響,電路整體的輸入阻抗變低了。
上一篇:FET電路中旁路電容也是重要的
上一篇:確認(rèn)輸入阻抗的高低
熱門點(diǎn)擊
- 100倍的放大器
- 采用零偏置JFET的放大電路
- 高頻截止頻率
- 微特電機(jī)的結(jié)構(gòu)型式
- 優(yōu)化設(shè)計(jì)
- 測(cè)量輸入阻抗
- 測(cè)定輸入阻抗
- ESD附加掩模
- 基本含義和目的
- 結(jié)構(gòu)可靠性設(shè)計(jì)
推薦技術(shù)資料
- 循線機(jī)器人是機(jī)器人入門和
- 循線機(jī)器人是機(jī)器人入門和比賽最常用的控制方式,E48S... [詳細(xì)]
- CV/CC InnoSwitch3-AQ 開(kāi)
- URF1DxxM-60WR3系
- 1-6W URA24xxN-x
- 閉環(huán)磁通門信號(hào)調(diào)節(jié)芯片NSDRV401
- SK-RiSC-SOM-H27X-V1.1應(yīng)
- RISC技術(shù)8位微控制器參數(shù)設(shè)
- 多媒體協(xié)處理器SM501在嵌入式系統(tǒng)中的應(yīng)用
- 基于IEEE802.11b的EPA溫度變送器
- QUICCEngine新引擎推動(dòng)IP網(wǎng)絡(luò)革新
- SoC面世八年后的產(chǎn)業(yè)機(jī)遇
- MPC8xx系列處理器的嵌入式系統(tǒng)電源設(shè)計(jì)
- dsPIC及其在交流變頻調(diào)速中的應(yīng)用研究