圖9.2是使用通用的P溝JFET 2SJ105（東芝）的開關電路。這個電路是把SN74LS175N采用負電源的源極接地放大電路變形形成的開關電路的。
    照片9.2是給圖9.2的電路輸入lkHz、8Vv。的正弦波時的輸入輸出波形。由于鉚，比+2V大時FET處于截止狀態(tài)，所以口。與電源電壓相同，變?yōu)?5V。當?shù)絠小于+2V時，F(xiàn)ET處于導通狀態(tài)，所以VO是ov。所以這個電路中是以vi=+2V為界判斷FET處于接通／斷開狀態(tài)。

   照片9.1和照片9.2中都削去了輸入波形（正弦波）的半個周期。關于這個問題將在后面討論。