組合邏輯電路的設計Q11C004R1000700與調試（設計性實驗）
    1．實驗目的
    (1)了解編碼器、譯碼器、數(shù)據(jù)選擇器等中規(guī)模數(shù)字集成電路(MSI)的性能及使用方法；
    (2)用集成譯碼器和數(shù)據(jù)選擇器設計簡單的邏輯函數(shù)產(chǎn)生器。
    (3)掌握組合邏輯電路的設計與測試方法。
    2．實驗設備與器材
    實驗所用設備與器材見表6.6。

    3．設計提示與要求
    1)預習要求
    (1)查出74LS148、74LS04、74LS48及74LS283的外引線排列圖和功能表。
    (2)按實驗內容2、3的要求，設計并畫出邏輯電路圖。
    (3)熟識圖6.6的工作原理。    
    2)設計提示
    (1)使用中、小規(guī)模集成電路來設計組合電路是最常見的邏輯電路。設計組合電路的一般步驟如圖6.5所示。
    根據(jù)設計任務的要求建立輸入、輸出變量，井列出真值表。然后用邏輯代數(shù)或卡諾圖化簡法求出簡化的邏輯表達式，并按實際選用邏輯門的類型修改邏輯表達式。根據(jù)簡化后的邏輯表達式畫出邏輯圖，用標準器構成邏輯電路。最后，用實驗來驗證設計的正確性。

            
    (2)編碼、譯碼、顯示原理電路如圖6.6所示。
    圖6.6所示電路由8線—3線優(yōu)先編碼器74LS148、4線一七段譯碼器／驅動器74LS48、反相器74LS04和共陰極七段顯示器等組成。
    (3)數(shù)據(jù)選擇器的典型應用——邏輯函數(shù)產(chǎn)生器。
    八選一數(shù)據(jù)選擇器74LS151的外引線排列圖和功能表分別如圖6.7和表6.7所示。