與邏輯真值表
發(fā)布時(shí)間:2012/12/6 19:59:13 訪問(wèn)次數(shù):5191
表8-2所示是三輸入MBRF1635端與門(mén)電路真值表。
從表8-2可以看出,在與門(mén)電路中,只有當(dāng)輸入端都為1時(shí),輸出端才為1。當(dāng)輸入端有一個(gè)為0時(shí),輸出端為0。為了便于記憶與門(mén)電路的邏輯關(guān)系,可說(shuō)成“全1出1”,即只有與門(mén)電路的全部輸入端為1時(shí),輸出端才為1,否則與門(mén)電路輸出為0。
通常,在未加說(shuō)明時(shí)是指1狀態(tài)的邏輯關(guān)系,可稱為正邏輯。正的或門(mén)電路是負(fù)的與門(mén)電路,而正的與門(mén)電路是負(fù)的或門(mén)電路。正邏輯指輸出高電平為l狀態(tài),負(fù)邏輯指輸出低電平為0狀態(tài)。
與門(mén)電路數(shù)學(xué)表達(dá)式
與門(mén)電路可以用下列數(shù)學(xué)式來(lái)表示:
F=A.B*C(或F=ABC)
式中:F為與門(mén)電路的輸出端;A、B和C分別是與門(mén)電路的3個(gè)輸入端;式中的·是邏輯乘符號(hào),不作算術(shù)中的乘法運(yùn)算,這一“.”在書(shū)寫(xiě)中可以省略。
注意式中的輸入端A、B、C只有0、1兩個(gè)狀態(tài)。關(guān)于邏輯乘的運(yùn)算舉例如下:
(1) F=1.1.1=l。
(2)F=1-0-1=0。
表8-2所示是三輸入MBRF1635端與門(mén)電路真值表。
從表8-2可以看出,在與門(mén)電路中,只有當(dāng)輸入端都為1時(shí),輸出端才為1。當(dāng)輸入端有一個(gè)為0時(shí),輸出端為0。為了便于記憶與門(mén)電路的邏輯關(guān)系,可說(shuō)成“全1出1”,即只有與門(mén)電路的全部輸入端為1時(shí),輸出端才為1,否則與門(mén)電路輸出為0。
通常,在未加說(shuō)明時(shí)是指1狀態(tài)的邏輯關(guān)系,可稱為正邏輯。正的或門(mén)電路是負(fù)的與門(mén)電路,而正的與門(mén)電路是負(fù)的或門(mén)電路。正邏輯指輸出高電平為l狀態(tài),負(fù)邏輯指輸出低電平為0狀態(tài)。
與門(mén)電路數(shù)學(xué)表達(dá)式
與門(mén)電路可以用下列數(shù)學(xué)式來(lái)表示:
F=A.B*C(或F=ABC)
式中:F為與門(mén)電路的輸出端;A、B和C分別是與門(mén)電路的3個(gè)輸入端;式中的·是邏輯乘符號(hào),不作算術(shù)中的乘法運(yùn)算,這一“.”在書(shū)寫(xiě)中可以省略。
注意式中的輸入端A、B、C只有0、1兩個(gè)狀態(tài)。關(guān)于邏輯乘的運(yùn)算舉例如下:
(1) F=1.1.1=l。
(2)F=1-0-1=0。
上一篇:與門(mén)電路
上一篇:識(shí)圖小結(jié)
熱門(mén)點(diǎn)擊
- 黑白電視機(jī)整機(jī)電路方框圖
- 集成運(yùn)放構(gòu)成的正弦波振蕩器
- 與邏輯真值表
- 全電視信號(hào)由3個(gè)部分組成
- 圖形符號(hào)
- 正方形房間音箱擺位
- 脈沖吞除計(jì)數(shù)原理
- 分析譯碼器工作原理
- 同步二進(jìn)制可逆計(jì)數(shù)器
- BTL功率放大器
推薦技術(shù)資料
- 羅盤(pán)誤差及補(bǔ)償
- 造成羅盤(pán)誤差的主要因素有傳感器誤差、其他磁材料干擾等。... [詳細(xì)]
- CV/CC InnoSwitch3-AQ 開(kāi)
- URF1DxxM-60WR3系
- 1-6W URA24xxN-x
- 閉環(huán)磁通門(mén)信號(hào)調(diào)節(jié)芯片NSDRV401
- SK-RiSC-SOM-H27X-V1.1應(yīng)
- RISC技術(shù)8位微控制器參數(shù)設(shè)
- 多媒體協(xié)處理器SM501在嵌入式系統(tǒng)中的應(yīng)用
- 基于IEEE802.11b的EPA溫度變送器
- QUICCEngine新引擎推動(dòng)IP網(wǎng)絡(luò)革新
- SoC面世八年后的產(chǎn)業(yè)機(jī)遇
- MPC8xx系列處理器的嵌入式系統(tǒng)電源設(shè)計(jì)
- dsPIC及其在交流變頻調(diào)速中的應(yīng)用研究