與電阻情況一樣，一個好的電容也比較容易定義成為具有很小阻性分量的器件，PC16552DVX阻性分量可以忽略。表面面積應(yīng)該足夠大，以保證基板上的電阻非常低，而且正交的平行板電容相對于側(cè)壁電容來說占據(jù)主要地位。介質(zhì)材料的寬度應(yīng)該相對較淺（如薄的二氧化硅，或簡稱為薄氧化硅），其介電常數(shù)應(yīng)該比較高。以電容本身來講，電容的表面積通常較大，形成類似正方形的形狀，如圖2.2所示。其偏差取決于晶圓與晶圓(wafer to wafer)之間、批次與批次(lot to lot)之間介電常數(shù)的一致性情況，偏差通常在±20%的量級。與電阻的設(shè)計一樣，設(shè)計師主要依賴于電容的匹配性能，如果可以的話，也可以說是，依賴于相對于總體區(qū)域與邊沿偏差的一致性（即導(dǎo)致面積改變的情況）。因此由于臨近刻蝕的誤差，大面積的電容和具有相同間距的冗余邊緣的電容會匹配得更好，如圖2.4所示。

           
    如上所述，電容值依賴于平行板電容上下極板交疊表面積的大小，如定義的極板表面積A，因此上極板的刻蝕誤差比下極板的刻蝕誤差更重要。因此為了保證臨近效應(yīng)在整個匹配電容陣列范圍內(nèi)保持一致，應(yīng)在邊沿外圍增加冗余上極板長條。但是，由于第二層多晶硅（poly-2）平面長條的垂直位置不一定與多晶砝一多晶硅電容的上極板保持一致，因此采用冗余電容代替冗余上極板長條，效果會更好，如圖2.4所示。更為簡單的表述即為，場氧化層將第二層多晶硅的長條和襯底分開，而薄氧化層將第二層多晶硅上極板和第一層多晶硅下極板分開，場氧化層將第一層多晶硅和襯底分開。這些冗余器件可能保持開路狀態(tài)，但是通常情況下將其連接到低阻抗節(jié)點，使其可以分流外部輸入噪聲，減小對匹配電容陣列的影響。