一個好的電阻需要滿足下面條件：電阻值很容易定義，P89V52X2FN并且與襯底之間的寄生電容非常小，可以忽略。接觸區(qū)電阻的大小雖然難以做出估計，但是也應(yīng)該非常小，可以忽略，最大也不能超過一個方塊的大小。使用的絕緣介質(zhì)（如二氧化硅）應(yīng)該是介電常數(shù)相對較高的材料（如場氧化層）。滿足這些條件后，長且薄、制造在厚絕緣介質(zhì)上的高電阻率的材料（如500個方塊的薄層電阻為lkQ的電阻）就形成了一個很大的電阻（如500kCZ），并且具有最小的寄生電容。如此高阻值的電阻一般會彎曲成蛇形進(jìn)行設(shè)計和制造，以方便將所有的長度都包含在一個比較合適的模塊區(qū)域中，如圖2.3(a)所示。由于電荷載流子會選擇方塊中電阻最小的通路進(jìn)行傳輸，蛇形電阻的每一個拐角處的阻值近似等效為半個方塊大小的阻值。

           
    電阻的偏差主要來源于器件的電阻率（如摻雜濃度），在工藝中的不同批次中通常具有±20%的變化。因為電阻工藝絕對偏差性能相對較差，但是在整片硅芯片上，電阻率的一致性較好，所以集成電路設(shè)計工程師通常需要依賴類似器件的匹配性能進(jìn)行設(shè)計。由于同一芯片上電阻率的一致性較好，那么電阻的匹配性能就取決于整個電阻長上寬度的一致性。一般來講，每個電阻各自寬度的變化(如lOOnm)在整個電阻寬度上僅占很小的比例，那么電阻寬度一致性就較好。所以電阻寬度越寬（如工藝允許最小寬度的3～5倍），匹配性能越高（如±1%）。
    針對多晶硅電阻的情況，寬度變化取決于在電阻長度上光刻速率的一致性，如果先刻已經(jīng)完成，那么就將由下一步工序決定�；谶@樣的原因，設(shè)計師們通常需要保證各電阻條間距相同，相同材料的相鄰電阻條包圍所有的電阻條，如圖2.3(b)所示，其中，外側(cè)電阻條是為了減小光刻誤差而增加的薄冗余器件。但是，在拐角的內(nèi)側(cè)不可能加一個間距相同的冗余電阻條，除非電阻條之間的距離d足夠大，但是也不可能在拐角內(nèi)側(cè)的終端處增加冗余電阻條。因此通常情況下，在電阻版圖設(shè)計時避免使用拐角，而應(yīng)采用金屬連接電阻單元，如圖2.3(b)所示。當(dāng)然，如果版圖面積限制因素比匹配性能更為重要的時候，拐角的使用就不可避免了。
    值得提醒的一點(diǎn)是，為了提高兩個電阻（如Ri和R）的匹配性能，它們的電阻條單元可以互相交叉，如圖2.3(b)所示，這樣也可以將整個芯片上由于引入工藝產(chǎn)生的電阻梯度（如摻雜濃度）的影響平均化。為了達(dá)到類似的目的，電阻也應(yīng)該盡可能設(shè)計為共質(zhì)心形式，即共質(zhì)心結(jié)構(gòu)，也在該圖中進(jìn)行了說明。最后，增加電阻單元的數(shù)目并將它們相互交叉也可以提高統(tǒng)計粒度和版圖精度，從而提高匹配性能。