74LS42譯碼器邏輯功能測(cè)試
發(fā)布時(shí)間:2014/1/26 10:49:30 訪問(wèn)次數(shù):7001
3-8線譯碼器74LS138。它有3個(gè)地K30F2F200C-XGCE址輸入端A、B、C,它們共有8種狀態(tài)的組合,即可譯出8個(gè)輸出信號(hào)Y。另外,它還有3個(gè)使能輸入端Ei、E2、E3。它的引腳排列如圖3.49所示。
4-10線譯碼器74LS42,它的引腳排列見圖3.50。
實(shí)驗(yàn)內(nèi)容及實(shí)驗(yàn)步驟,74LS138譯碼器邏輯功能測(cè)試,將數(shù)字邏輯電路實(shí)驗(yàn)箱擴(kuò)展板插在實(shí)驗(yàn)箱相應(yīng)位置,并固定好,找一個(gè)16PIN的插座插上芯片74LS138,并在16PIN括座的第8腳接上實(shí)驗(yàn)箱的地(GND),第16腳接上電源(VCc)。將74LS138的輸出端YO-Y7分別接到8個(gè)發(fā)光二極管上(實(shí)驗(yàn)箱主電路板的邏輯電平顯示單元),逐次撥動(dòng)對(duì)應(yīng)的撥位開關(guān)(實(shí)驗(yàn)箱主電路板的邏輯電平輸出單元),根據(jù)發(fā)光二極管顯示的變化,測(cè)試74LS138的邏輯功能,并將測(cè)試結(jié)果逐項(xiàng)填入表3.47中。
74LS42譯碼器邏輯功能測(cè)試,測(cè)試方法與74LS138類似,只是輸入與輸出腳的個(gè)數(shù)不同,功能引腳不同,測(cè)試74LS42的邏輯功能,并將測(cè)試結(jié)果逐項(xiàng)填入表3.48中。
3-8線譯碼器74LS138。它有3個(gè)地K30F2F200C-XGCE址輸入端A、B、C,它們共有8種狀態(tài)的組合,即可譯出8個(gè)輸出信號(hào)Y。另外,它還有3個(gè)使能輸入端Ei、E2、E3。它的引腳排列如圖3.49所示。
4-10線譯碼器74LS42,它的引腳排列見圖3.50。
實(shí)驗(yàn)內(nèi)容及實(shí)驗(yàn)步驟,74LS138譯碼器邏輯功能測(cè)試,將數(shù)字邏輯電路實(shí)驗(yàn)箱擴(kuò)展板插在實(shí)驗(yàn)箱相應(yīng)位置,并固定好,找一個(gè)16PIN的插座插上芯片74LS138,并在16PIN括座的第8腳接上實(shí)驗(yàn)箱的地(GND),第16腳接上電源(VCc)。將74LS138的輸出端YO-Y7分別接到8個(gè)發(fā)光二極管上(實(shí)驗(yàn)箱主電路板的邏輯電平顯示單元),逐次撥動(dòng)對(duì)應(yīng)的撥位開關(guān)(實(shí)驗(yàn)箱主電路板的邏輯電平輸出單元),根據(jù)發(fā)光二極管顯示的變化,測(cè)試74LS138的邏輯功能,并將測(cè)試結(jié)果逐項(xiàng)填入表3.47中。
74LS42譯碼器邏輯功能測(cè)試,測(cè)試方法與74LS138類似,只是輸入與輸出腳的個(gè)數(shù)不同,功能引腳不同,測(cè)試74LS42的邏輯功能,并將測(cè)試結(jié)果逐項(xiàng)填入表3.48中。
上一篇:二進(jìn)制碼
熱門點(diǎn)擊
- 74LS42譯碼器邏輯功能測(cè)試
- 怎樣進(jìn)行功放電路的中點(diǎn)電位調(diào)試
- 電阻器的允許偏差如何表示
- 怎樣消除功放電路的交越失真
- 數(shù)據(jù)選擇器的應(yīng)用
- 聲表面波諧振器
- 瞬態(tài)電壓抑制二極管的作用和特
- 怎樣識(shí)別色環(huán)電阻器的標(biāo)稱阻值
- JK觸發(fā)器
- 靜電容
推薦技術(shù)資料
- CV/CC InnoSwitch3-AQ 開
- URF1DxxM-60WR3系
- 1-6W URA24xxN-x
- 閉環(huán)磁通門信號(hào)調(diào)節(jié)芯片NSDRV401
- SK-RiSC-SOM-H27X-V1.1應(yīng)
- RISC技術(shù)8位微控制器參數(shù)設(shè)
- 多媒體協(xié)處理器SM501在嵌入式系統(tǒng)中的應(yīng)用
- 基于IEEE802.11b的EPA溫度變送器
- QUICCEngine新引擎推動(dòng)IP網(wǎng)絡(luò)革新
- SoC面世八年后的產(chǎn)業(yè)機(jī)遇
- MPC8xx系列處理器的嵌入式系統(tǒng)電源設(shè)計(jì)
- dsPIC及其在交流變頻調(diào)速中的應(yīng)用研究