在晶體管一晶體管邏輯(TTL)門情況下，大部分CD4030BM96振鈴將出現(xiàn)于負跳變時，如圖10-2所示。因為TTL有一個內(nèi)部電阻與電源正端串聯(lián)。對于CMOS邏輯門，振蕩通常在正跳變和負跳變時都會出現(xiàn)，這是因為它沒有內(nèi)部電阻，如圖10-3所示。    

   在數(shù)字邏輯電路中第二神噪聲源可以參照圖10-3加以理解，這是采用有極性輸出電路（即在下拉晶體管頂端有一上拉晶體管）的CMOS逆變器邏輯門的典型示意圖。當輸出是高電平時，P通道晶體管（上面的）導(dǎo)通，N通道晶體管（下面的）斷開。與之相反，當輸出  圖10-3有極性輸出毫話的CMOS邏輯門的基本示意圖

是低電平時，N通道晶體管導(dǎo)通，P通道晶體管斷開。

   然而，在開關(guān)過程中有一很短的時間內(nèi)兩個晶體管是同時導(dǎo)通的。這種傳導(dǎo)疊加將導(dǎo)致在電源和地之間存在一低阻抗連接，在每個邏輯門上將產(chǎn)生50～lOOmA的很大的瞬態(tài)電源電流尖峰。大的集成電路，例如微處理器可以產(chǎn)生大于10A的瞬態(tài)電源電流。這種電流可以用不同的名稱，例如疊加電流、競爭電流或直通電流。TTL以及其他大多數(shù)邏輯電路也會產(chǎn)生類似的效應(yīng)，然而瞬態(tài)電流的峰值會低些，因為TTL有一個限流電阻與有極性輸出電路串聯(lián)。注意，雖然CMOS與TTL相比具有較小的穩(wěn)態(tài)或平均電流，然而它有較大的瞬態(tài)電流。但是射極耦合邏輯電路( ECL)不用有極性輸出結(jié)構(gòu)，因此當它開關(guān)時不會產(chǎn)生很大的瞬態(tài)電流。

   因此，不論何時開關(guān)數(shù)字邏輯門，電源都會產(chǎn)生很大的瞬態(tài)電流。這個電流給負載電容充電，并且為極性輸出電路提供短路電流。這個電流流經(jīng)電源和接地導(dǎo)體的電感，使電源電壓產(chǎn)生很大的瞬態(tài)電壓降。在CMOS邏輯電路中，這種大的瞬態(tài)電源電流是主要的噪聲源，并且導(dǎo)致這些電路產(chǎn)生輻射發(fā)射。解決方法（參見第11章）是在每一個集成電路(IC)附近提供一電荷源，如去耦電容或電容器，供瞬態(tài)電流通過，使其不流經(jīng)電源和接地導(dǎo)體的所有電感。

   為了使這兩種內(nèi)部噪聲源產(chǎn)生的噪聲最小，所有的數(shù)字邏輯系統(tǒng)必須遵循如下原則設(shè)計：

   (1)低阻抗（電感）接地系統(tǒng)；

   (2)每個邏輯集成電路旁設(shè)置一電荷源（去耦電容器）。

   本章將對實現(xiàn)低電感接地的有關(guān)內(nèi)容進行介紹，第11章將對去耦或配電等內(nèi)容進行介紹。