極其重要的是IC和去耦電容間跡線電感的最小化。印制電路跡線應(yīng)該盡可能地短，HCF4052M013TR且應(yīng)該設(shè)置得盡可能地靠近在一起以使環(huán)路面積最小化。從圖11-7中也注意到去耦電容對電感的貢獻(xiàn)最小。因此，這不是主要的問題。從上面我們也看到總電感可從低的約lOnH變化到高的40nH。通常，變化范圍是15～30nH。正是這個(gè)電感限制了去耦網(wǎng)絡(luò)的有效性。重要的是記住這個(gè)事實(shí)——我們在電源和地之間設(shè)置了一個(gè)L-C網(wǎng)絡(luò)而不是一個(gè)電容！

   因?yàn)殡娙莺碗姼械慕M合，去耦網(wǎng)絡(luò)在一些頻率點(diǎn)將發(fā)生諧振。在諧振頻率，感抗的大小等于容抗的大小，網(wǎng)絡(luò)具有非常低的阻抗且是一個(gè)有效的旁路。高于諧振頻率時(shí)，電路成為電感性的，阻抗隨頻率增大。

   圖11-8表示當(dāng)串聯(lián)30nH的電感時(shí)不同去耦電容的阻抗隨頻率的變化。頂部的水平刻度表明對應(yīng)于底部的水平刻度所示頻率的等效數(shù)字邏輯的上升時(shí)間。

   容抗等于感抗的點(diǎn)是電感和電容組合的諧振頻率點(diǎn)。在諧振點(diǎn)阻抗減小到一個(gè)小的值（恰等于網(wǎng)絡(luò)的串聯(lián)電阻），因?yàn)槿菘沟窒烁锌�，所以只剩電阻�?/span>

    如圖11-8歷看到的，對于30nH的電感，通常用0.lpLF的電容諧振于3MHz，而用 o.OlyF的電容將諧振于9MHz，這在100MHz時(shí)鐘的今天給人的印象并不深刻。超過50MHz，無論所用電容的值為多少，去耦網(wǎng)絡(luò)的阻抗由30nH的電感所確定。如果布局好，電感是圖11-8所示30nH的一半，諧振頻率將只增加厄倍，或1. 41倍。因此當(dāng)串聯(lián)15nH的電感時(shí)，0.1弘F的電容將諧振于約4MHz，而0.OltiF的電容將諧振于約13MHz。