當(dāng)頻率低于兩個(gè)網(wǎng)絡(luò)的諧振頻率時(shí)( f< frl)，兩個(gè)網(wǎng)絡(luò)呈容性，總電容等于兩個(gè)電容之和，HCF4094M013TR這實(shí)際上就等于大電容。因此，小電容對(duì)于去耦網(wǎng)絡(luò)的性能只有較小的影響或沒有影響。

   當(dāng)頻率高于兩個(gè)網(wǎng)絡(luò)的諧振頻率時(shí)（f> frZ），兩個(gè)網(wǎng)絡(luò)呈感性，總電感等于兩個(gè)電感并聯(lián)，或一個(gè)電感值的一半。當(dāng)頻率高于fr2時(shí)有助于去耦。

   然而，當(dāng)頻率在兩個(gè)網(wǎng)絡(luò)的諧振頻率之間時(shí)（frl< f< fr2），具有較大電容的網(wǎng)絡(luò)呈感性，具有較小電容的網(wǎng)絡(luò)仍然呈容性。因此兩個(gè)網(wǎng)絡(luò)的等效電路是如圖11-15 (b)所示的一個(gè)電容并聯(lián)一個(gè)電感或一個(gè)并聯(lián)諧振電路，其阻抗在諧振時(shí)是大的，這將如圖11-14所示產(chǎn)生諧振尖峰。

   并聯(lián)諧振峰值的準(zhǔn)確形狀、幅度和位置將作為兩個(gè)電容值的比值、電容的等效串聯(lián)電阻(ESR)以及PCB布局的函數(shù)而變化。如果兩個(gè)電容值在2比1的比值以內(nèi)，因?yàn)橹C振峰值將出現(xiàn)在諧振下降中，所以它的幅度將被減小到一個(gè)可接受的值。例如，因?yàn)楣撸词雇瑯訕?biāo)稱值的電容將有不同的值。兩個(gè)有20%或甚至so%公差的電容間所產(chǎn)生的諧振峰值不會(huì)產(chǎn)生問題。并聯(lián)諧振的主要問題出現(xiàn)在當(dāng)電容值有一個(gè)數(shù)量級(jí)或更多的差距時(shí)。

   因此，我們可得出結(jié)論，當(dāng)兩個(gè)不同值的電容分別被用于兩個(gè)去耦網(wǎng)絡(luò)時(shí)：

   ·當(dāng)頻率低于大電容網(wǎng)絡(luò)的諧振頻率時(shí)，小電容網(wǎng)絡(luò)將對(duì)去耦性能沒有影響。

   ·當(dāng)頻率高于兩個(gè)網(wǎng)絡(luò)的諧振頻率時(shí)，因?yàn)殡姼袦p小，去耦性能將提高。

   ·在兩個(gè)諧振頻率之間的某些頻率，由于并聯(lián)諧振網(wǎng)絡(luò)所導(dǎo)致的阻抗尖峰，去耦性能實(shí)際將變差，這是不利的。

   例如，Bruce Archambeault(2001)通過用網(wǎng)絡(luò)分析儀測(cè)量一個(gè)試驗(yàn)PCB的電源對(duì)地平面的阻抗給出了不同去耦方法去耦效果的信息。對(duì)于兩個(gè)不同值去耦電容的情況，他的結(jié)論是：

   當(dāng)?shù)诙䝼�(gè)電容值增加時(shí)，高頻去耦性能沒有顯著的提高。實(shí)際上，在許多典型噪聲銬鶯存在的頻率范圍內(nèi)(50～200MHz)，去耦性能是較差的。

   Archambeault的數(shù)據(jù)表明，在兩個(gè)去耦網(wǎng)絡(luò)諧振頻率之間的某些頻率，在50～200MHz的頻率范圍內(nèi)，與所有電容值都相同時(shí)的結(jié)果比較，當(dāng)用兩個(gè)不同值的電容時(shí)噪聲增加了25dB。