對(duì)于高頻去耦問(wèn)題唯一真正的解決方法是在PCB內(nèi)使用多個(gè)離散或嵌入式電容。

   雖然另一個(gè)方法不解決基本的去耦問(wèn)題，HD74LS157RPEL-E-Q 但它可以且已被應(yīng)用于使較差去耦的不利影響最小化。目的是防止由去耦失效導(dǎo)致的噪聲電源平面干擾PCB的其他部分。

   將PCB電源層的噪聲部分與其他部分絕緣或分割，并通過(guò)一個(gè)兀型濾波器給隔離平面饋電可達(dá)到這一目的，如圖11-21所示。注意到只是電源層被分割開(kāi)，而不是接地層。這個(gè)方法在隔離的電源層上不能減小噪聲或提高去耦有效性，但它防止這個(gè)噪聲污染主要的電源層。

   當(dāng)只是一小部分電路工作于高頻時(shí)，這個(gè)方法最有效。高頻電路或一組電路與電路的其余部分隔離，且從隔離的電源平面饋電，如圖11-22所示。例如，如果一個(gè)微處理器是唯一工作于高時(shí)鐘頻率的芯片，則這個(gè)微處理器和它的時(shí)鐘振蕩器可能從被隔離的電源平面上饋入能量。另一個(gè)例子是將時(shí)鐘振蕩器和時(shí)鐘驅(qū)動(dòng)與電路的其他部分隔離，且從一個(gè)被隔離的電源平面上饋入能量。多個(gè)被隔離的電源平面也可被用于不同的電路。

   圖11-23給出在一個(gè)由隔離平面供電的微處理器和它的振蕩電路的PCB上，從20～120MHz Vcc對(duì)地噪聲電壓。圖11-23 (a)給出在給微處理器供電的隔離平面上VCC對(duì)地噪聲電壓，圖ll-23(b)給出了主電源層上的V。c對(duì)地噪聲電壓。在圖11-23 (a)中，我們看到微處理器的無(wú)效去耦產(chǎn)生大量的時(shí)鐘噪聲。將圖11-23 (a)和圖11-23 (b)進(jìn)行比較，我們看到與被隔離的電源平面上的噪聲相比較，在60MHz以上在主Vcc平面上的時(shí)鐘噪聲實(shí)際上已排除，低于60MHz時(shí)噪聲也減小很多。