單層和雙層板給PCB設(shè)計(jì)者提出了EMC挑戰(zhàn)。選擇這些板主要考慮的是成本，LH5P832D-10而不是EMC性能。這里EMC主要的關(guān)注點(diǎn)是使回路面積盡可能小。當(dāng)時(shí)鐘頻率低于10MHz時(shí)應(yīng)只考慮單層或雙層板。在這種情況下，三次諧波將低于30MHz。單層板的唯一優(yōu)點(diǎn)就是成本低。

   在單層或雙層板上，為保證布線最優(yōu)化，應(yīng)該首先布設(shè)所有關(guān)鍵信號(hào)（見16.1.3節(jié)）。關(guān)鍵信號(hào)布線應(yīng)盡可能地短，應(yīng)鄰近接地返回跡線。在信號(hào)跡線或總線兩側(cè)時(shí)鐘和總線應(yīng)該有接地返回跡線（見12.2.2節(jié)）。小阻尼電阻(≈33Q)應(yīng)該布設(shè)在所有時(shí)鐘輸出上來(lái)減少振鈴。

    在晶體或振蕩器下面應(yīng)布設(shè)一小的接地平面，晶體或振蕩器的機(jī)殼應(yīng)與該平面相連。在單層或雙層板上，因?yàn)榫w有很少的諧波能量，所以通常優(yōu)先于振蕩器。

   在雙層數(shù)字電路板上，地和電源應(yīng)該布設(shè)成網(wǎng)格（見10.5.3節(jié)）。一個(gè)原來(lái)沒有接地網(wǎng)格的雙層數(shù)字板加上一個(gè)接地網(wǎng)格后使發(fā)射減小10～12dB并不罕見。

   在去耦電容的電源一側(cè)，增加一個(gè)小鐵氧體磁珠與Vcc線串聯(lián)以使所有時(shí)鐘IC上的Vcc去耦。板上未利用的面積用地填充，但必須確保這個(gè)填充區(qū)與板上的接地結(jié)構(gòu)多點(diǎn)連接，而不能有浮地。

   考慮到時(shí)鐘抖動(dòng)會(huì)使時(shí)鐘能量在頻譜上展開，因此會(huì)減小發(fā)射的峰值幅度。見12.2.3節(jié)有關(guān)時(shí)鐘抖動(dòng)的內(nèi)容。每個(gè)IC也至少使用兩個(gè)去耦電容（方形封裝時(shí)用四個(gè)電容），并把它們設(shè)置在IC的對(duì)邊上，以使瞬時(shí)電源電流產(chǎn)生抵消回路（見11.5節(jié)）。

   上面的很多技術(shù)是很適用的，也可以用于多層PCB板。

   單層或雙層板上減少發(fā)射的最后一種方法是使用鏡像平面( German，Ott，and Paul，1990; Fessler，Whites，and Paul，1946)。鏡像平面就是靠近電路板放置的一個(gè)相對(duì)較大的導(dǎo)電金屬平面。簡(jiǎn)單的就是鋁箔或銅箔。如果連接合理，不僅可以減少PCB板的發(fā)射，也可以減少連接電纜的發(fā)射。更多細(xì)節(jié)見列出的叁考文獻(xiàn)。

   為使雙層板上發(fā)射和敏感度最小化，必須要做的兩件最重要的事情是：

   (1)減小關(guān)鍵信號(hào)（如時(shí)鐘等）的回路面積。

   (2)把接地和電源結(jié)構(gòu)做成網(wǎng)格。