提高4層板EMC性能的最簡(jiǎn)單的方法
發(fā)布時(shí)間:2014/4/23 20:39:59 訪問(wèn)次數(shù):1168
提高4層板EMC性能的最簡(jiǎn)單的方法之一就是使信號(hào)層盡可能接近平面(≤0. OlOin), LM18293N而在電源和接地平面之間用一個(gè)大芯層(≥0.040in),如圖16-13所示。這有三個(gè)優(yōu)點(diǎn),幾乎沒(méi)有缺點(diǎn)。
圖16 -13改進(jìn)的4層板的層間距。這種結(jié)構(gòu)滿足6個(gè)目標(biāo)中的兩個(gè)
第一個(gè)優(yōu)點(diǎn)是信號(hào)回路面積更小,因此產(chǎn)生更少的差模輻射。對(duì)于0. 005in的間距(跡線層到平面層),與等間距的結(jié)構(gòu)相比,信號(hào)回路面積將減少為原來(lái)的四分之一。因?yàn)椴钅#ɑ?/span>路)輻射與回路面積成正比,所以與等間距的疊層相比,不需要額外的成本,差模輻射可減少12dB。
第二個(gè)優(yōu)點(diǎn)是信號(hào)跡線與接地平面之間的緊耦合減小了接地平面阻抗(電感),從而減少了與電路板相連的電纜的共模輻射。圖10-19中的實(shí)驗(yàn)數(shù)據(jù)表明,當(dāng)間距從0.020in變?yōu)?/span>0. 005in時(shí),平面電感將從犬約0.13nH/in減小為0.085nH/in。電感減小35%。由于流經(jīng)接地電感的差模邏輯電流產(chǎn)生接地噪聲電壓,接地噪聲也同樣減小35%。這個(gè)電壓是電纜上共模電流的激勵(lì)電壓,因此,電流也將以這個(gè)比例減小。電纜的輻射與電纜中的共模電流成正比;所以電纜輻射也會(huì)同樣減少35%,或者稍小于4dB。
第三個(gè)優(yōu)點(diǎn)是跡線與平面之間的緊耦合將減少相鄰跡線間的串?dāng)_。對(duì)于固定的跡線與跡線間距,串?dāng)_正比于跡線高度的平方+(式(10-15))。因此,當(dāng)跡線高度從0.020in減小到0.005in時(shí),串?dāng)_將減少到原來(lái)的1/16(或24dB)。這是一個(gè)在4層PCB上減少輻射和串?dāng)_的最簡(jiǎn)單、成本最低也最容易忽視的方法之一。圖16-13中的結(jié)構(gòu)滿足目標(biāo)1和目標(biāo)2。
如果圖16-12或圖16-13所示的電源平面被分割以提供不同的直流電壓,那么重要的是限制底層信號(hào)層上的布線以使跡線不跨越平面上的縫隙。如果一些跡線必須跨越縫隙,拼接電容應(yīng)靠近跡線跨越縫隙的位置,以提供一個(gè)低阻抗的返回電流路徑。
提高4層板EMC性能的最簡(jiǎn)單的方法之一就是使信號(hào)層盡可能接近平面(≤0. OlOin), LM18293N而在電源和接地平面之間用一個(gè)大芯層(≥0.040in),如圖16-13所示。這有三個(gè)優(yōu)點(diǎn),幾乎沒(méi)有缺點(diǎn)。
圖16 -13改進(jìn)的4層板的層間距。這種結(jié)構(gòu)滿足6個(gè)目標(biāo)中的兩個(gè)
第一個(gè)優(yōu)點(diǎn)是信號(hào)回路面積更小,因此產(chǎn)生更少的差模輻射。對(duì)于0. 005in的間距(跡線層到平面層),與等間距的結(jié)構(gòu)相比,信號(hào)回路面積將減少為原來(lái)的四分之一。因?yàn)椴钅#ɑ?/span>路)輻射與回路面積成正比,所以與等間距的疊層相比,不需要額外的成本,差模輻射可減少12dB。
第二個(gè)優(yōu)點(diǎn)是信號(hào)跡線與接地平面之間的緊耦合減小了接地平面阻抗(電感),從而減少了與電路板相連的電纜的共模輻射。圖10-19中的實(shí)驗(yàn)數(shù)據(jù)表明,當(dāng)間距從0.020in變?yōu)?/span>0. 005in時(shí),平面電感將從犬約0.13nH/in減小為0.085nH/in。電感減小35%。由于流經(jīng)接地電感的差模邏輯電流產(chǎn)生接地噪聲電壓,接地噪聲也同樣減小35%。這個(gè)電壓是電纜上共模電流的激勵(lì)電壓,因此,電流也將以這個(gè)比例減小。電纜的輻射與電纜中的共模電流成正比;所以電纜輻射也會(huì)同樣減少35%,或者稍小于4dB。
第三個(gè)優(yōu)點(diǎn)是跡線與平面之間的緊耦合將減少相鄰跡線間的串?dāng)_。對(duì)于固定的跡線與跡線間距,串?dāng)_正比于跡線高度的平方+(式(10-15))。因此,當(dāng)跡線高度從0.020in減小到0.005in時(shí),串?dāng)_將減少到原來(lái)的1/16(或24dB)。這是一個(gè)在4層PCB上減少輻射和串?dāng)_的最簡(jiǎn)單、成本最低也最容易忽視的方法之一。圖16-13中的結(jié)構(gòu)滿足目標(biāo)1和目標(biāo)2。
如果圖16-12或圖16-13所示的電源平面被分割以提供不同的直流電壓,那么重要的是限制底層信號(hào)層上的布線以使跡線不跨越平面上的縫隙。如果一些跡線必須跨越縫隙,拼接電容應(yīng)靠近跡線跨越縫隙的位置,以提供一個(gè)低阻抗的返回電流路徑。
熱門點(diǎn)擊
- 濾波電容的ESR的影響
- 兩種電熱水器控制電路詳解
- 多種電熱毯控制電路詳解
- 周期和頻率的測(cè)量
- 音頻輸入變壓器B5和音頻輸出變壓器
- 實(shí)用電路圖中二極管電路圖形符號(hào)
- 解讀變壓器電路圖形符號(hào)
- FCC標(biāo)準(zhǔn)和規(guī)范
- 電感器和變壓器電路圖形符號(hào)
- 壓敏電阻器等效電路
推薦技術(shù)資料
- PCB布線要點(diǎn)
- 整機(jī)電路圖見(jiàn)圖4。將電路畫(huà)好、檢查無(wú)誤之后就開(kāi)始進(jìn)行電... [詳細(xì)]
- CV/CC InnoSwitch3-AQ 開(kāi)
- URF1DxxM-60WR3系
- 1-6W URA24xxN-x
- 閉環(huán)磁通門信號(hào)調(diào)節(jié)芯片NSDRV401
- SK-RiSC-SOM-H27X-V1.1應(yīng)
- RISC技術(shù)8位微控制器參數(shù)設(shè)
- 多媒體協(xié)處理器SM501在嵌入式系統(tǒng)中的應(yīng)用
- 基于IEEE802.11b的EPA溫度變送器
- QUICCEngine新引擎推動(dòng)IP網(wǎng)絡(luò)革新
- SoC面世八年后的產(chǎn)業(yè)機(jī)遇
- MPC8xx系列處理器的嵌入式系統(tǒng)電源設(shè)計(jì)
- dsPIC及其在交流變頻調(diào)速中的應(yīng)用研究