VHDL語言程序的電路基本結(jié)構(gòu)一般由庫和程序包說明(Library)、 XC17S150LPC實體說明(EntityDeclaration)和結(jié)構(gòu)體(Architecture Body)3部分構(gòu)成。

   1．庫和程序包說明( Library)

   庫是專門存放預(yù)編譯程序包(Package)的地方，它們可以在其他設(shè)計中被調(diào)用。程序包是數(shù)據(jù)類型和函數(shù)或是公共元件的集合。庫的使用方法是：在每個設(shè)計的開頭，聲明選用的庫名，用USE語句聲明所選用的邏輯單元。

   庫的一般格式如下：

   Library庫名；

   USE  庫名．邏輯體名；

   例如：    。

   Library IEEE;    一打開IEEE標(biāo)準(zhǔn)庫

   USE  IEEE．std_logic_1164．ALL；    一一調(diào)用std_logic_1164程序包每個程序開頭必須有這兩句話，如果必要還需要再調(diào)用下面的程序包：

   2．實體( Entity)說明

   實體用來描述所設(shè)計的硬件電路的輸入和輸出信號情況。

   實體的一般格式如下：

   ENTITY  實體名  IS

   PDRT端口說明；

   END  實體名；

   在實體中要說明輸入輸出端口名字、端口模式、端口類型。

   端口名字：用VHDL語言所描述的每一個輸入／輸出端口必須分別用不同的名字。

   端口模式：用來決定信號的流動方向，有輸入(IN)、輸出(()UT)、雙向(INOUT)、緩沖(BUFFER)4種類型，其默認(rèn)（缺�。┠Ｊ綖檩斎肽Ｊ�。

   端口類型：即端口名的數(shù)據(jù)類型。在VHDL語青中有多種數(shù)據(jù)類型，但在邏輯電路中一般只用到以下幾種。

   ①BIT（位）和BIT_VECTOR（位矢量）：分別取0、l和0000、11111等，后者為總線型。

   ②STD_LOGIC（標(biāo)準(zhǔn)邏輯）和STD_I.OGIC_VETOR（標(biāo)準(zhǔn)邏輯矢量）：分別取O、1、X（任意量）、Z（阻態(tài)）和0000、11111、XXXX、ZZZZ等，后者為總線型。