VHDL的英文全名是Very-High-Speed Integrated Circuit Hardware Description I_an-guage．是標準硬件描述語言，是美國IEEE標準協(xié)會于1987年公布的通用工業(yè)標準硬件描述語言。1995年，我國將VHDL作為國家標準的EDA硬件描述語言，XC17S100AV08C用語言的方式而非圖形等方式描述硬件電路。

   VHDL主要用于描述數(shù)字系統(tǒng)的結構、行為、功能和接口。除了含有許多具有硬件特征的語句外，VHDL的語言形式、描述風格與句法與一般的計算機高級語言是十分類似的。

    VHDL的程序結構是將一項工程設計或稱設計實體（可以是一個元件、一個電路模塊或一個系統(tǒng)）分成外部（或稱可視部分及端口）和內(nèi)部（或稱不可視部分），即涉及實體的內(nèi)部功能和算法完成兩部分。在對一個設計實體定義了外部界面后，一旦其內(nèi)部開發(fā)完成，其他的設計就可以直接調(diào)用這個實體。這種將設計實體分成內(nèi)、外部分的概念是VHDL系統(tǒng)設計的基本特點。VHDL語言基本特點如下。

   ①它是IEEE的一種標準，語法比較嚴格，便于使用、交流和推廣。

   ②具有可讀性，既可以被計算機接受，也容易被人們所理解。

   ③可移植性好。在不同的平臺上可方便移植。

   ④描述能力強，覆蓋面廣。支持從邏輯門層次的描述到整個系統(tǒng)的描述。

   ⑤它是一種高層次的、與器件無關的設計。設計者沒有必要熟悉器件內(nèi)部的具體結構。

   ⑥可以設計所有存在的硬件集成電路。

   ⑦謾計硬件電路非常靈活，不受現(xiàn)有硬件電路限制。

   ⑧設計方式靈活多樣。有方程表達、真值表表達、條件轉換表達等。