可預(yù)置數(shù)4位二一十進(jìn)制加／減計(jì)數(shù)器CD40192/CD40193。

   電路名稱：AP03N70J可預(yù)置數(shù)4位二一十進(jìn)制加／減計(jì)數(shù)器集成電路。

   電路特點(diǎn)：該電路采用雙時(shí)鐘計(jì)數(shù)輸入方式，加、減計(jì)數(shù)分別采用各自的時(shí)鐘通道，計(jì)數(shù)方向（加或減）由時(shí)鐘進(jìn)入的通道決定。電路計(jì)數(shù)采用二一十進(jìn)制編碼，具有進(jìn)位輸出Qco和借位輸出QBO引腳。

    該電路為16引腳如圖3 - 20 (h)所示，其中，CPu為加計(jì)數(shù)時(shí)鐘脈沖輸入端；CPD為減計(jì)數(shù)時(shí)鐘脈沖輸入端；4個(gè)預(yù)置數(shù)端D1～D4;4個(gè)計(jì)數(shù)輸出端oi～04; -個(gè)預(yù)置數(shù)控制端PE，加高電平時(shí)預(yù)置數(shù)；一個(gè)復(fù)位端R，加高電平時(shí)計(jì)數(shù)器清O；還有一個(gè)進(jìn)位端Qcc)和一個(gè)借位端QB()。

   CD40192在作加計(jì)數(shù)使用時(shí)，要將CPD接高電平，計(jì)數(shù)脈沖由CPu端輸入，在脈沖上升沿的作用下，計(jì)數(shù)器作加計(jì)數(shù)。當(dāng)用作減計(jì)數(shù)時(shí)，需將CPu接高電平，計(jì)數(shù)脈沖由CPD端輸入，在脈沖上升沿的作用下，計(jì)數(shù)器作減計(jì)數(shù)。

   CD40192的預(yù)置數(shù)是加在預(yù)置數(shù)端D1～D4上的高、低電平，高電平代表1，低電平代表0，當(dāng)預(yù)置數(shù)后，只要在PE端和R端加上低電平后，預(yù)置數(shù)便會(huì)被傳送到Ql～Q4端；當(dāng)需要作加、減計(jì)數(shù)時(shí)，只要在CPu或CPD端加上正脈沖后，oi～Q4端就會(huì)作加或減的 計(jì)數(shù)輸出；當(dāng)需要清0時(shí)，只需在R端加上高電平，這時(shí)oi～04變?yōu)榈碗娖絆；當(dāng)加計(jì)數(shù)到1001(十進(jìn)制數(shù)10)時(shí)，Qco向高位計(jì)數(shù)單元輸出進(jìn)位的負(fù)脈沖；當(dāng)減計(jì)數(shù)到0000（十進(jìn)制數(shù)O）時(shí)，QBO向高位計(jì)數(shù)單元輸出借位負(fù)脈沖。