抑制閂鎖效應(yīng)的主要方法HCPL-M211是切斷觸發(fā)通路和降低其靈敏度，不使寄生晶體管工作或降低寄生晶體管電流放大系數(shù)。

   1．選材及設(shè)計改進

   1)采用SOSlCMOS工藝

   在絕緣層襯底上生長一層單晶硅外延層，管結(jié)構(gòu)，防止閂鎖的發(fā)生。

   2)采用保護環(huán)

   用保護環(huán)抑制閂鎖效應(yīng)是一種有效方法，降低橫向電阻和橫向電流密度。然后再制作電路，這樣從根本上清除了晶閘。

   3)采用N/N+外延并在阱區(qū)設(shè)置埋層

   N/N+外延和P+阱的剖面結(jié)構(gòu)如圖4. 22所示。在重摻雜硅襯底上外延3～7肛m厚的同型輕摻雜硅，減少了寄生電阻Rs、Rw和NPN管的電流放大系數(shù)，可使閂鎖效應(yīng)降低到最低程度。

  2．改進版圖設(shè)計

   盡可能多開電源孔和接地孔，以增加周界，減小接觸電阻。電源孑L應(yīng)放在P-MOS和P阱間，減小P阱面積，以便減少輻照所引起的光電流。

   3．遵守使用規(guī)程，確保使用可靠性

   發(fā)生閂鎖不僅與電路抗閂鎖能力有關(guān)，還與使用恰當與否有關(guān)。如加電次序，不應(yīng)帶電操作等。