對(duì)閂鎖效應(yīng)的檢測(cè)，HCPL-900可測(cè)定CMOS IC抗閂鎖性能的好壞和芯片內(nèi)部閂鎖通路，為失效分析、改進(jìn)設(shè)計(jì)，提供依據(jù)。檢測(cè)閂鎖效應(yīng)的方法有以下3種。

   ·直流電源法

   提高器件的電源電壓（輸入端接人適當(dāng)邏輯電平，輸出端開(kāi)路），根據(jù)電源電流的變化，便可判斷發(fā)生閂鎖效應(yīng)昀觸發(fā)電平，或用示波器記錄電源I-U特性。

    ·電信號(hào)觸發(fā)法

    對(duì)器件施加電源電壓10V，在被測(cè)端子上施加電壓或電流信號(hào)（輸入端接入適當(dāng)邏輯電平，輸出端開(kāi)路），用于模擬正常工作狀態(tài)下輸入／輸出端受電干擾信號(hào)時(shí)引起的觸發(fā)，根據(jù)這時(shí)電源電流的變化，便可判斷閂鎖發(fā)生時(shí)的電信號(hào)電平。

   ·掃描電鏡法

   這是利用掃描電鏡(SEM)的電子束感生電流(EBIC)像來(lái)對(duì)CMOS IC進(jìn)行分析，可確定發(fā)生閂鎖的具體通路。

   當(dāng)高能電子束入射到有PN結(jié)勢(shì)壘的半導(dǎo)體樣品上時(shí)，將產(chǎn)生大量電子一空穴對(duì)。在勢(shì)壘區(qū)兩邊的一個(gè)擴(kuò)散長(zhǎng)度內(nèi)，產(chǎn)生的自由載流子能擴(kuò)散到勢(shì)壘區(qū)。受內(nèi)部自建場(chǎng)的作用，空穴被拉向P區(qū)，電子被拉向N區(qū)，從而在勢(shì)壘區(qū)兩邊產(chǎn)生電荷的積累和束感生電勢(shì)，將束感生電勢(shì)引出，經(jīng)放大后調(diào)制顯像管亮度，便獲得電子束感生電勢(shì)像。若將PN結(jié)短路，就形成電子束感生電流像。

   用EBIC像測(cè)定閂鎖通路的原理如下：在被測(cè)電路電源端施加大于正常偏壓的適當(dāng)電壓，這個(gè)電壓實(shí)際加在P阱和襯底之間，使其反向漏電增加，它還不足以觸發(fā)閂鎖，但卻可大大提高電路的閂鎖靈敏度。掃描電鏡工作時(shí)，高能電子束激發(fā)的EBIC與上述反向漏電流疊加，當(dāng)其在P阱或襯底的寄生電阻上的壓降超過(guò)寄生三極管E-B緒正向?qū)妷?/span>時(shí)，就會(huì)引起寄生晶體管導(dǎo)通，導(dǎo)致電路出現(xiàn)閂鎖。在閂鎖的通路中，電壓下降并有大電流通過(guò)，存在晶閘管效應(yīng)的通路在EBIC像中呈現(xiàn)亮區(qū)，根據(jù)電路相應(yīng)版圖便可確定發(fā)生閂鎖的具體部位。改變?nèi)肷潆娮邮芰炕蚋淖働阱與襯底間的注入電流，便可判斷電路內(nèi)部各閂鎖結(jié)構(gòu)的觸發(fā)靈敏度。