調(diào)用PSpice A/D進(jìn)行邏輯模擬與對(duì)模擬電路進(jìn)行瞬態(tài)分析的過(guò)程基本相同。下面結(jié)AD9833BRMZ-REEL7合半加器電路的邏輯模擬為例，說(shuō)明邏輯模擬的基本步驟。涉及總線(xiàn)信號(hào)的邏輯模擬實(shí)例可參見(jiàn)參考資料[10]

   繪制邏輯電路圖

   邏輯模擬的第一步是新建設(shè)計(jì)項(xiàng)目、繪制邏輯電路原理圖并設(shè)置輸入激勵(lì)信號(hào)波形。按此歲驟繪制的半加器電路，如圖3-42所示。在生成半加器電路圖過(guò)程中應(yīng)注意下述幾個(gè)問(wèn)題。

   ①?gòu)南鄳?yīng)的元器件庫(kù)中選用需要的邏輯單元。圖3-42中采用的邏輯門(mén)符號(hào)是從名稱(chēng)為7400的符號(hào)庫(kù)中調(diào)用的。

   ②端口符號(hào)的使用：為了在查看模擬結(jié)果時(shí)方便地確定輸入、輸出節(jié)點(diǎn)信息，可以為相應(yīng)節(jié)點(diǎn)標(biāo)示一個(gè)節(jié)點(diǎn)名。方法之一是像圖3-42那樣，采用Place- Off-Page Connector子命令在輸出端口處繪制2個(gè)端口符號(hào)，并將其名稱(chēng)分別設(shè)置為SUM（表示“和”輸出端）和CARRY（表示“進(jìn)位”輸出端），在輸入端，采用Place—NetAlias子命令，辦兩個(gè)節(jié)點(diǎn)設(shè)置名稱(chēng)為A和B，從名稱(chēng)上可反映出該端口的作用。

   ③激勵(lì)信號(hào)波形設(shè)置：激勵(lì)信號(hào)采用什么波形，對(duì)邏輯模擬能否順利進(jìn)行并取得滿(mǎn)意的模擬驗(yàn)證效果非常重要。為了全面驗(yàn)證半加器的邏輯功能，圖3-42電路圖中輸入端兩個(gè)激勵(lì)信號(hào)均選用時(shí)鐘信號(hào)源。其中作為信號(hào)A的時(shí)鐘信號(hào)脈寬為50ns，周期為lOOns。信號(hào)B的時(shí)鐘信號(hào)脈寬為lOOns，周期為200ns。這樣就可以保證輸入端覆蓋了驗(yàn)證半加器功能的輸入端4種不同邏輯組合“0+0”、“0+1”、“1+0”和“1+1”。