市場對專用集成電路的需求,帶動了標準工藝加工線(Foulldry)的發(fā)展,形成了無生產(chǎn)線℃設計公司與標準工藝加工線相結合的集成電路產(chǎn)業(yè)協(xié)同發(fā)展局面。AD847JR第三階段:1989年以后,集成電路工藝的主要特點為采用全自對準金屬硅化物柵、源及漏極,并且采用側墻自對準工藝形成輕摻雜漏區(qū)。自對準硅化物工藝已經(jīng)成為大規(guī)模超高速CMOS邏輯集成電路的關鍵制造工藝之一。它給高性能邏輯器件的制造提供了諸多好處。該工藝同時減小了源/漏電極和柵電極的薄膜電阻,降低了接觸電阻,并縮短了與柵相關的RC延遲。

   集成電路工藝的主要特點是采用全自對準金屬硅化鈷(Cosi)柵、源及漏極,減小了接觸電阻,并且采用側墻自對準工藝形成輕摻雜漏區(qū)。在0.25um以下工藝節(jié)點,開始引入淺溝槽隔離(shallow Trcnch、olation,sTI)技術,它包括淺溝槽定義(光刻、蝕刻)、淺溝槽內壁隔離層氧化、采用高密度等離子體化學氣相增強沉積氧化層進行淺溝槽填充、化學機械拋光(CMP)平坦化。

    進入21世紀,集成電路工藝跨入納米時代,主要特點為增加體摻雜離子注入以抑制短溝道效應,同時又可以保持高的溝道載流子遷移率;采用全自對準金屬硅化鎳(№si)柵、源及漏極,減小了接觸電阻,采用側墻自對準工藝形成輕摻雜漏區(qū)。由于電路尺寸的縮小、金屬布線層數(shù)的增加,以及可靠性要求的提高,一塊芯片的制作工序多達幾百道。

   因此,自從⒛世紀⒇年代以后,技術的飛速發(fā)展需要巨額資金投入和大量的人才與知識儲備,一家企業(yè)“小而全”的綜合發(fā)展策略己不能適應技術發(fā)展和市場需求。于是,導體體集成電路的產(chǎn)業(yè)結構向高度專業(yè)化方向轉化,逐步形成了設計、制造、封裝、測試自成體系的格局,各自擁有自己的市場空間。