屏蔽導(dǎo)線不接地時(shí)的加工工藝
發(fā)布時(shí)間:2016/8/28 16:43:48 訪問次數(shù):724
(1)將屏蔽導(dǎo)線盡量鋪平拉直,再根據(jù)使用的齋要裁剪成所需的尺寸,剪裁的MAG3110FCR1長度同樣允許有5%~10%的正誤差,不允許出現(xiàn)負(fù)誤差,如圖7,2,8所示。
(2)使用熱控剝皮器在需耍的部位燙―圈,涿度苴達(dá)銅線編織層,再順著斷裂圈到端口,撕下外套的絕緣護(hù)套層,如圖72,9所示。
(3)對(duì)于較細(xì)、較軟的銅編織線,左手拿住屏蔽線的外絕緣層,用右手指向左推編織線,使編織線推擠隆起,如圖7,210所示c
圖728 加l工前的屏蔽導(dǎo)線 圖729 去扌中一段絕緣層 圖721o 將編織網(wǎng)線推擠隆起
(4)使用剪刀將推擠隆起的編織網(wǎng)線剪抻一部分,如圖72,11所示。
(5)將剩余的裸露編織網(wǎng)線翻轉(zhuǎn),如圖7212所示。
(6)再使用熱控剝線器去掉一段內(nèi)絕緣層,如圖72,13所示。
圖72ll 剪去多余的編織網(wǎng)線 圖7212 將編織網(wǎng)線翻轉(zhuǎn) 圖7213 去掉一段內(nèi)絕緣層
(7)將裸露的芯線浸錫處理,如圖7,2,14所示。
(8)最后在編織網(wǎng)線部分套上熱收縮管,如圖72,15所示。
(1)將屏蔽導(dǎo)線盡量鋪平拉直,再根據(jù)使用的齋要裁剪成所需的尺寸,剪裁的MAG3110FCR1長度同樣允許有5%~10%的正誤差,不允許出現(xiàn)負(fù)誤差,如圖7,2,8所示。
(2)使用熱控剝皮器在需耍的部位燙―圈,涿度苴達(dá)銅線編織層,再順著斷裂圈到端口,撕下外套的絕緣護(hù)套層,如圖72,9所示。
(3)對(duì)于較細(xì)、較軟的銅編織線,左手拿住屏蔽線的外絕緣層,用右手指向左推編織線,使編織線推擠隆起,如圖7,210所示c
圖728 加l工前的屏蔽導(dǎo)線 圖729 去扌中一段絕緣層 圖721o 將編織網(wǎng)線推擠隆起
(4)使用剪刀將推擠隆起的編織網(wǎng)線剪抻一部分,如圖72,11所示。
(5)將剩余的裸露編織網(wǎng)線翻轉(zhuǎn),如圖7212所示。
(6)再使用熱控剝線器去掉一段內(nèi)絕緣層,如圖72,13所示。
圖72ll 剪去多余的編織網(wǎng)線 圖7212 將編織網(wǎng)線翻轉(zhuǎn) 圖7213 去掉一段內(nèi)絕緣層
(7)將裸露的芯線浸錫處理,如圖7,2,14所示。
(8)最后在編織網(wǎng)線部分套上熱收縮管,如圖72,15所示。
熱門點(diǎn)擊
- 生長ITo電流擴(kuò)展層
- 生長速率隨生長溫度的上升而迅速提高
- 屏蔽導(dǎo)線的加工工藝
- BIOs中斷調(diào)用
- 微處理器的結(jié)構(gòu)
- 絕緣柵型場效應(yīng)管判別
- 倒裝芯片的制備工藝
- 上錫
- 印制連接技術(shù)
- 可覆蓋從黃光到紅光的波段
推薦技術(shù)資料
- 單片機(jī)版光立方的制作
- N視頻: http://v.youku.comN_sh... [詳細(xì)]
- Arm Cortex-M33
- 功率MOSFET和電感器降壓模
- BGATE驅(qū)動(dòng)N溝道MOSFE
- 升降壓充電管理芯片
- 新產(chǎn)品MPQ6539-AEC1
- MOSFET (HS-FET)
- 多媒體協(xié)處理器SM501在嵌入式系統(tǒng)中的應(yīng)用
- 基于IEEE802.11b的EPA溫度變送器
- QUICCEngine新引擎推動(dòng)IP網(wǎng)絡(luò)革新
- SoC面世八年后的產(chǎn)業(yè)機(jī)遇
- MPC8xx系列處理器的嵌入式系統(tǒng)電源設(shè)計(jì)
- dsPIC及其在交流變頻調(diào)速中的應(yīng)用研究