微波器件的芯片制造,需要具有突變雜質(zhì)分布的復(fù)雜多層結(jié)構(gòu)襯底材料�？梢圆�M24C32-WMN6T用多層外延工藝來實現(xiàn)這類襯底材料的制各。所以,基于外延I藝能夠制備特殊雜質(zhì)分布外延層這一特點,電子產(chǎn)品工藝設(shè)計的靈活性大大增強。

   近年來,隨著外延工藝的發(fā)展,硅外延片質(zhì)量不斷提高,特別是薄外延片,比一般拋光片更具有表面性能方面的優(yōu)勢。在硅的拋光片表面或靠近表面處有硅氧化物的沉積,還有因拋光加工過程在硅片表面造成的微缺陷和表面粗糙等缺陷。而外延片是在拋光片上生長的外延層,新生成的外延層表面沒有拋光微缺陷,表面晶格也趨于完整,不含硅的氧化沉積物。因此,為了提高單極型集成電路的性能,J∏汀aMOs電路、動態(tài)隨機存儲器和CMOS集成電路①等產(chǎn)品也都采用外延片來制備。

   在CMOS電路中,完整的器件是做在一層很薄的(2~4um)輕摻雜p型(在某些情況下是本征的)夕卜延層上,如圖33所示是雙阱CMOS電路剖視圖。將CMOS電路制作在外延層上比制作在體硅拋光片上有以下優(yōu)點:①避免了閂鎖效應(yīng);②避免了硅表面層中硅氧化物的沉積;③硅表面更光滑,損傷最小。CMOS電路中的寄生閂鎖效應(yīng)會使電源和地之間增加一個低電阻通路,造成很大的漏電流,漏電流可能導(dǎo)致電路停止工作。雖然很多工藝和設(shè)計技術(shù)都能夠減小閂鎖效應(yīng),但是采用硅外延片的效果更好,這已成為超大規(guī)模集成電路中CMOS微處理器電路的標準△藝。

    異質(zhì)外延在集成電路中也有應(yīng)用。目前,硅的異質(zhì)外延主要是sOI(絕緣體上硅)技術(shù),其中SOs集成電路是應(yīng)用最普遍的α汀技術(shù)。

   采用異質(zhì)外延的⒏)S/CMC)S電路,外延襯底為絕緣的藍寶石,能夠有效地防止元件之間的漏電流,抗輻照閂鎖。而且其結(jié)構(gòu)尺寸比晶體硅CM(,~s電路小,l,xl⒏)s結(jié)構(gòu)不用隔離環(huán),元件制作在硅外延層小島上,島與島之間的隔離距離只要滿足光刻工藝精度,就能達到電隔離要求,所以元件之間的間距很小,CM(B電路的集成度也就提高了。