在實際電路設計中,時鐘等周期工作電路元件要進行重點的去耦處理。這是因M25P20-VMN6P為這些元件產(chǎn)生的開關能量相對集中,幅度較高,并會注入電源和地分配系統(tǒng)中c這種能量將以共模和差模的形式傳到其他電路或子系統(tǒng)中。去耦電容的自諧振頻率必須高于抑制時鐘諧波的頻率。典型的,當電路中信號沿為2nq或更小時,選擇自諧振頻率為10~30MHz的電容c常用的去耦電容是0.1uF并上0.OO1uF,但是因為它的感性太大、充放電時間太慢而不能用作⒛0~300MHz以上頻率的供電源。一般PCB電源層與地層之間分布電容的自諧振頻率在200~400MHz的范圍內(nèi),如果元器件工作頻率很高,只有借助PCB層結構的自諧振頻率(作為一個大電容)來提供很好的EMI抑制效果,通常具有一平方英尺面積的電源層與地層平面,當距離為1而l時,其間電容為”5pF。

   在PCB上進行元件放置時,要保證有足夠的去耦電容,特別是對時鐘發(fā)生電路來說,還要保證旁路和去耦電容的選取要滿足預期的應用。自諧振頻率要考慮所有要抑制的時鐘的諧波,通常情況下,要考慮原始時鐘頻率的五次諧波。

   以一個實際例子來說明如何來選擇去耦電容(雖然這種方法在實際電路設計中并不實用),假設電路中有50個驅動緩沖器同時開關輸出,邊沿速度為1ns,負載為30pF,電壓為2,5Ⅴ,允許波動范圍為+/-2%(如果考慮電源層的阻抗影響,可允許的波動范圍可增加)。則最簡單的一種方法就是看負載的瞬間電流消耗.