源漏區(qū)的單晶硅和柵極上的多晶硅即使在摻雜后仍然具有較高的電阻率,白對(duì)準(zhǔn)硅化物(salicide)工藝能夠同時(shí)減小源/漏電極和柵電極的薄膜電阻 R1EX24064ASAS0A,降低接觸電阻,并縮短與柵相關(guān)的RC延遲[15J。另外,它避免了對(duì)準(zhǔn)誤差,從而可以提高器件集成度。由于自對(duì)準(zhǔn)硅化物直接在源漏區(qū)和柵極上形成,CM(E器件的微縮對(duì)自對(duì)準(zhǔn)硅化物工藝有深遠(yuǎn)的影響。

   業(yè)界最初采用TiSi2作為標(biāo)準(zhǔn)的硅化物材料,主要應(yīng)用于0.35um和0.25um技術(shù)節(jié)點(diǎn)。在TiS1工藝中,由高電阻的C49相形成低電阻的C54相的過程與線寬有關(guān)。更短的柵使得從C49晶粒相到C54相是一種一維生長(zhǎng)模式,這種相變需要更高的溫度,因此可能導(dǎo)致結(jié)塊并會(huì)增加窄線的Rs。由于窄線條效應(yīng)限制,在0.18um技術(shù)代Salicide工藝使用CoSi2取代Tis2。

  如圖2,5所示「16],當(dāng)線條物理寬度小于40nm時(shí),CoSi2在多晶硅上的薄層電阻迅速變高,而NiSi即使到30nm以下,其電阻率仍保

持在較低水平ⅡJ。另外,N♂工藝中退火溫度更低,因此具有熱預(yù)算方面的優(yōu)點(diǎn);同時(shí)NiSi的硅消耗相比Co⒏2工藝降低35%左右。這對(duì)

于超淺結(jié)技術(shù)來說是一個(gè)非常重要的優(yōu)點(diǎn)。綜上所述,在90nm和65nm技術(shù)節(jié)點(diǎn),NiSi工藝取代CoS1工藝。需要注意的是,Ni⒏的熱

穩(wěn)定性相對(duì)較差,在高于600℃時(shí),低阻態(tài)的Ni⒏會(huì)轉(zhuǎn)變?yōu)楦咦钁B(tài)的Nisi2相,這一點(diǎn),在工 不同線寬下NiSi和CoS辶的Rs變化藝整合中非常關(guān)鍵。同時(shí),NiSi需要采用新的RTP I藝技術(shù),如尖峰退火技術(shù)(spike

anneal)或者毫秒級(jí)退火技術(shù)(MSA),在有效地形成硅化物的基礎(chǔ)上,避免Ni在界面上的擴(kuò)散,從而降低漏電流L16・71。