在廣泛應(yīng)用于計(jì)算機(jī)、消費(fèi)電子和通信領(lǐng)域的關(guān)鍵技術(shù)中,半導(dǎo)體存儲(chǔ)器技術(shù)占有一席之地。T435-600B-TR存儲(chǔ)器的類(lèi)別包括動(dòng)態(tài)隨機(jī)讀取存儲(chǔ)器(DRAM)、靜態(tài)隨機(jī)讀取存儲(chǔ)器(SRAM)、非易失性存儲(chǔ)器(NVM)或者閃存(Flash)。當(dāng)傳統(tǒng)的CMOs技術(shù)在65nm及以后的節(jié)點(diǎn)面臨速度與功耗的折中時(shí),應(yīng)變工程和新型疊柵材料(高乃和金屬柵)可以將CMOS技術(shù)擴(kuò)展到32nm以及以后的節(jié)點(diǎn)。然而在接近32nm節(jié)點(diǎn)時(shí),高層次的集成度導(dǎo)致在功耗密度增加時(shí)速度卻沒(méi)有提升。有一種方法可以在系統(tǒng)層面降低功耗和提升速度,那就是將存儲(chǔ)器和邏輯芯片集成在一起構(gòu)成片上系統(tǒng)(SoC)。有趣的是,DRAM和閃存基于單元電容、選擇晶體管和存儲(chǔ)單元的尺寸縮小卻導(dǎo)致了日益復(fù)雜化的工藝流程與CMOS基準(zhǔn)的偏差。因此,如果基于當(dāng)前的CM(DS與存儲(chǔ)器集成技術(shù),要實(shí)現(xiàn)存儲(chǔ)與邏輯集成在SoC上的應(yīng)用將是一個(gè)巨大的難題。

   幸運(yùn)的是,最近在集成領(lǐng)域有一些非常重大的進(jìn)展,比如鐵電材料(如PZT(PbZrx Tlx(`),SBT(SrB1Ta2()9),BTO(B⒈T13012)體系),結(jié)構(gòu)相變(如GST硫化物合金),電阻開(kāi)關(guān)(如perovskite氧化物(SrTi03,SrZr03(SZ()),PCMO,PZTO等),過(guò)渡金屬氧化物(如N←O,Ctt O,W-O,TiON,Zr C),F⒍O等),以及加速鐵電存儲(chǔ)器(FRAM)發(fā)展出的旋轉(zhuǎn)隧道結(jié)(如MgO基的磁性隧道結(jié))、相變存儲(chǔ)器(PCRAM)、電阻存儲(chǔ)器(RRAM)和磁性存儲(chǔ)器(MRAM)等。另外,這些各式各樣的存儲(chǔ)器在CMOS后端線的集成與前端線流程完全兼容。因此,不僅這些存儲(chǔ)器在將來(lái)有希望替代NVM和eDRAM,而且邏輯和存儲(chǔ)一起都可以很容易被集成到MOS基準(zhǔn)上。

   本節(jié)會(huì)依次回顧存儲(chǔ)器技術(shù)的最新發(fā)展水平和工藝流程,接下來(lái)將分析CM()S邏輯和存儲(chǔ)器的集成使得32nm及以后技術(shù)節(jié)點(diǎn)時(shí)實(shí)現(xiàn)高性能低功耗的∝)C成為可能。