MOS管的成功在很大程度上是因?yàn)槠涑叽绲慕档湍軌蛲瑫r(shí)提高器件的性能。CMOS的驅(qū)動(dòng)電流每隔一代大致提升30%左右,如圖2,6所示[1:1。 R1EX24064ASAS0G過去40年問,半導(dǎo)體工業(yè)按照Moore定律,   2不斷地提升晶體管的性能和密度。在過去的大部分時(shí)間里,遵循Moore定律的集成電路發(fā)展主要?dú)w功于器件幾何尺寸的微縮,包含物理柵長和柵氧厚度的降低。然而,單獨(dú)依靠幾何尺寸的微縮不再能夠繼續(xù)得到所期望的性能提升。為了彌補(bǔ)性能提升方面的差距,在130nm技術(shù)節(jié)點(diǎn)之后(90nm、65nm、45nm、32nm),等效擴(kuò)充手段繼續(xù)推動(dòng)著集成電路的發(fā)展。如下文所示,高慮金屬柵和載流子遷移率提高技術(shù)是提高器件性能 圖2.6的兩個(gè)主要手段。