在上一節(jié)中,我們K4S641632K-UC60已經(jīng)知道嵌人式鍺硅源漏工藝通過提高空穴遷移率的方法,在提高PMOS器件的性能上面扮演了重要角色。相應地,嵌入式碳硅源漏工藝可以提高NMOS器件的性能。這是由于碳原子的晶格常數(shù)小于硅原子,我們把碳原子放人源漏區(qū)單晶硅晶格中所產(chǎn)生的拉應力會作用于NMOS溝道,從而提高電子的遷移率[ll~】6],相對應地,如圖5,6所示,它就增加了NMOS器件的驅(qū)動電流。正是由于碳的晶格常數(shù)遠小于硅(硅的 晶格常數(shù)是5.43A,碳的晶格常數(shù)是3.57A),它只需要相對小的碳原子含量數(shù)(比如1%~2%)就可以獲得可用水平的應變。

   雖然嵌人式鍺硅技術從90nm技術節(jié)點后已經(jīng)被廣泛應用于大規(guī)模量產(chǎn)產(chǎn)品的PMOS器件,嵌人式碳硅技術的應用卻顯得異常困難,其中的一個重要原因在于源漏區(qū)難以生長出高質(zhì)量的碳硅。碳硅外延生長工藝無法像鍺硅外延薄膜那樣選擇性生長在源漏區(qū)的凹槽中,它同時會在如側(cè)壁和淺溝槽隔離氧化物等非單晶區(qū)域上生長[12]。幸運的是,使用化學氣相沉積(CVD)工藝可以在單晶硅襯底和隔離薄膜上生長出不同的碳硅結(jié)構。它在單晶硅上獲得單晶態(tài)的碳硅,而在隔離薄膜上得到非晶態(tài)的碳硅。由于非晶態(tài)碳硅具有較高的刻蝕率,因此,通過多次沉積和刻蝕的循環(huán),可以在源漏區(qū)選擇性生長出外延碳硅薄膜[l釗。一個通過多次沉積和刻蝕循環(huán)來獲得嵌人式碳硅薄膜的例子如圖5.7所示,同時它用示意圖說明了多次沉積和刻蝕循環(huán)的過程L11]。