輸出端不允許直接接地或直接接+5V電源,否則將損壞器件,有時(shí)為了使后級(jí)電路獲得較高的輸出電平,允許輸出端通過(guò)電阻R接至Vc・c,一般取電阻R=3~5.1kΩ。Z8FMC08100QKEG

    CMOS集成電路的使用規(guī)則

   CMOS電路有很高的輸人阻抗,給使用者帶來(lái)一定的麻煩,即外來(lái)的干擾信號(hào)很容易在一些懸空的輸人端上感應(yīng)出很高的電壓,導(dǎo)致器件損壞。CM()S電路的使用規(guī)則如下:

    (1)⒕D接電源正極,y甾接電源負(fù)極(通常接地),不得接反。4000系列的電源允許電壓在3~18V范圍內(nèi)選擇,實(shí)驗(yàn)中一般要求使用+5~+15V電源。

   (2)所有輸人端一律不準(zhǔn)懸空,閑置輸入端的處理方法:

   ①按照邏輯要求,直接接V「D(與非門)或Vss(或非門);

   ②在工作頻率不高的電路中,允許輸入端并聯(lián)使用。

   (3)輸出端不允許直接與VnD或V§連接,否則將導(dǎo)致器件損壞。