Cyclone IV器件采用SRAM工藝,由邏輯陣列塊LAB(LOgic AⅡay

Elcmcnt)、V0單元Io※I/o Element)、K4B1G1646G-BCH9行列快速互連通道、嵌入式存儲(chǔ)器嵌入式鎖相環(huán)PL以Phase Lockcd Loop)、嵌入式18×18乘法器、時(shí)鐘工作網(wǎng)絡(luò)、下載編程電路(支持的ConⅡguration方式有As、AP、Ps、FPP、JTAG)、JTAG BsT邊界掃描測(cè)試電路(支持IEEEstd。11⒆。6測(cè)試規(guī)范)等構(gòu)成。Cyclone IV的邏輯單元LE結(jié)構(gòu)如圖5,2,3所示。

   邏輯單元LE是Cyclone IV器件結(jié)構(gòu)中的最小單元,每個(gè)LE包含一個(gè)4輸入的查找表lLook UpTab1e,LUD、一個(gè)帶有同步使能的可編程觸發(fā)器、一個(gè)進(jìn)位鏈和一級(jí)聯(lián)鏈。每個(gè)LE有兩個(gè)輸出,分別可以驅(qū)動(dòng)局部互連和快速通道FastTrack互連。LE中的LUT一種函數(shù)發(fā)生器,能實(shí)現(xiàn)

4輸入1輸出的任意邏輯函數(shù)。LE中的可編程觸發(fā)器可設(shè)置成D、T、JK或R-s觸發(fā)器。該寄存器的時(shí)鐘、清零和置位信號(hào)可由全局信號(hào)通過(guò)y0引腳或任何內(nèi)部輯驅(qū)動(dòng)。對(duì)于組合邏輯的實(shí)現(xiàn),可將該觸發(fā)器旁路。