根據(jù)以上的原理分析,很容易得出以下兩種處理措施:

   (1)重新進行PCB布線,將在PCB上的復(fù)位信號印制線左移,使其在GND平面覆蓋的區(qū)域內(nèi), JS28F320C3BD70而且遠(yuǎn)離PCB邊緣,同時為了進一步降低復(fù)位信號印制線與參考接地板時間的寄生電容,可以在復(fù)位信號印制線所在的層(本案例為4層板,復(fù)位信號線布置在表層)上空余的地方鋪上GND銅箔(通過大量過孔與相鄰GND平面相連),如6.79所示。

   (2)在受干擾的復(fù)位印制線上,靠近CPU復(fù)位引腳的附近并聯(lián)一個電容,電容值可以選在100~1000pF之l司。

   【思考與啟示】

   (1)杜絕將敏感信號線布置在PCB的邊緣;    

   (2)仔細(xì)分析ESD電流路徑對分析ESD測試問題很有幫助;

   (3)對布置在PCB邊緣的印制線進行包地處理,可以降低該印制線對參考接地板或金屬外殼之間的寄生電容。