測性沒計(design for testability△)FT)是在微電子芯片產(chǎn)品設計屮加入F先進的測試設計, KA339DTF使得所涉及芯片的制造測試、開發(fā)和應用變得更為容易和便宜。

   掃描設計是與組合邏輯設計相關的最常見方法�；居^念就是它可以透過觸發(fā)器構成的電路來控制和觀測電路內部狀態(tài)。觸發(fā)器就是電路內部的觀察點。

    之問串成了一組移位暫存器.或稱為掃描璉:一個(觸發(fā)器曾、數(shù)-1)的序列信號加人到 暫存器SI序列中,經(jīng)由時鐘信號C控制J宇列信號破移位到可以l見察的Scan()ut輸;冉將Scan_()ut輸出勹輸入序列做比較:如此一來.測試了移位暫存器是否可以正確操作: 測試的第二階段是對組合邏輯電路的固定故障做測試,一個掃描測試輸人矢童包含兩 個部分,即組合電路的原始輸入部分和移位暫存器的狀態(tài)變量部分。每一個掃描測試輸出 矢董也同樣包含兩個部分,即組合電路的原始輸出部分和移位暫存器的輸出部分.掃描測 試在每一個系統(tǒng)時鐘周期輸人一個掃描測試矢量,也就是使用ATPC)Hi成的測試矢蚩・作 為組合電路的原始輸人矢量以及作為移位暫存器設定初始值的矢量。當掃描測試矢量輸人之后,可以讀出原始輸出矢量和移位暫存器的輸出矢量,與期望值作比較。如果不符合,所

有的影響原始輸出的故障此時都可以通過判斷觸發(fā)器狀態(tài)變量而被檢測出來。

   掃描設汁是通過對電路增加^個有觸發(fā)器的測試模式(1es1modc)設計。在沒計L・都采用D觸發(fā)器=當電路處于測試模式的時候・所有觸發(fā)器在功能L串成一個或多個移位暫存器。觸發(fā)器的輸人時對適當?shù)牟迦朐诮M合電路的觀察點L・信號在電路內傳輸的結果可以經(jīng)由觀察點的移位暫存器瀆出,從而判斷信號在電路內部邏輯傳播錯誤的產(chǎn)隹點) 這些移位暫存器(也稱掃描暫存器)的輸入輸出也可以變成原始的輸入輸出,通過將邏輯狀態(tài)設定到 D移位暫存器中的方法,可以設定觸發(fā)器的初始值,作為一個輸人值;同樣地,也可以通過將移位暫存器內容瀆 sI出來,而觀察移位暫存器的狀態(tài),作為一個輸出值掃描測試是在兩個階段中完成的,第一個階段是測試掃描暫存器,通過設置SE=1使電路設置成掃描 模式,這使所有的觸發(fā)器在SI(sca n―in)與Q(scan.