使用掃描測(cè)試有兩種類型的不利影響,即掃描硬件增加的芯片尺寸以及降低了信號(hào)速度。觸發(fā)器的存在和布線增加了信號(hào)的電容負(fù)載,時(shí)鐘速度可能會(huì)有5%到1O%的損失.應(yīng)該經(jīng)由良好的布局和布線來(lái)控制這兩個(gè)開(kāi)銷。根據(jù)成本的控制,生的開(kāi)銷控制在10∷以

下是可能的。 KA34063A內(nèi)建自測(cè)試(build in self tcst,BIsT)字面的意義來(lái)說(shuō)就是將測(cè)試的矢量生成(tcstpattem geneltator)和輸出響應(yīng)分析(output responsc analyzer)的結(jié)果判斷電路設(shè)計(jì)內(nèi)建在芯片之中。芯片內(nèi)建自測(cè)試的好處有減小測(cè)試和維護(hù)代價(jià),較低的測(cè)試生成代價(jià),減小測(cè)試矢量的存儲(chǔ)維護(hù),使用較簡(jiǎn)單和便宜的ATE,可并行測(cè)試許多單元,縮短測(cè)試應(yīng)用時(shí)間,可在功能系統(tǒng)速度下測(cè)試,等等。如圖18.7所示為內(nèi)建自測(cè)試與測(cè)試系統(tǒng)結(jié)構(gòu)圖。

   內(nèi)建自測(cè)試測(cè)試矢量/±成的方式有以下幾種:

   (1)第一種方法是將ATPG產(chǎn)生的測(cè)試矢量即刻儲(chǔ)存在芯片內(nèi)部的ROM中。定位測(cè)試矢量的數(shù)量相當(dāng)大,會(huì)占用很大的芯片面積。

   (2)第二種方法使用線性反饋的移位寄存器(linear fcedback shift register,LFSR)產(chǎn)生偽隨機(jī)(pscud⒍landom)測(cè)試矢董,這種方法產(chǎn)生的設(shè)計(jì)需求最少,是很好的解決方案。

   (3)第三種方法是使用計(jì)數(shù)器產(chǎn)生一個(gè)窮舉測(cè)試矢量序列,但是這會(huì)耗費(fèi)太多的測(cè)試時(shí)問(wèn)c

   (l)第四種方法是I'FSR+ROM結(jié)合,是最有效的方法之一。首先采用LFSR作為原始測(cè)試模式,然后采用ΛTPG程序生成I'FsR漏失故障的附加測(cè)試矢量,附加測(cè)試矢量存儲(chǔ)于芯片內(nèi)ROM中,或嵌人到I'FSR的輸出或掃描鏈中。  ^在儲(chǔ)存器的測(cè)試中,BIST設(shè)計(jì)測(cè)試是比較容易達(dá)成的。例如,儲(chǔ)存器的掃描圖形(sca n pattcrn)、行進(jìn)圖形(march pattern)的地址信號(hào)產(chǎn)生是規(guī)則而且重復(fù)的,從0逐一累加到最大地址,或從最大地址逐一遞減到0,在電路的設(shè)計(jì)上可以用計(jì)數(shù)器簡(jiǎn)單達(dá)成。內(nèi)建儲(chǔ)存器的%C芯片的測(cè)試都會(huì)采用這種測(cè)試設(shè)計(jì)(mem。ry BIST,MBIST)。