AN983AL雙D觸發(fā)器74HC/HC”4芯片中有圖5.3.3所示的兩個相互獨立的D觸發(fā)器,其邏輯符號如圖5.3.4所示。圖中方框內(nèi)側(cè)的>符號表示觸發(fā)器對CP信號的脈沖邊沿敏感。C1和C2分別與1D和2D關(guān)聯(lián),控制著這兩個輸入信號。表5.3.1所示是74HC/HCT74中觸發(fā)器的功能表。表的左半部分是SD、RD與輸出信其中,當sD和RD均為低電平時,與前述基本sR鎖存器一樣,輸出0和刁均為高電平,若sD、RD同時恢復(fù)高電平,則不能確定觸發(fā)器此后的狀態(tài),因20而RD SD=0仍為約束條件。表5.3.1的右半部分是在SD、RD處于非有效電平時的動態(tài)功能表。脈沖上升沿為時間基準,用符號“↑”表示,D為此刻之前瞬間的電平,On+1和Q河+1分別為CP脈沖 圖5.3.4 74HC/HC”4的上升沿到達后Q和刁端的狀態(tài)。  

74HC/HCT74的功能表，按D端邏輯構(gòu)的D觸由3個用構(gòu)成器組成,其構(gòu)成的兩

sR鎖存置1維持線鎖存CP號CP,它們的輸出Q2和o3作為s、R信號控制著由G5、G6構(gòu)成的第個基本sR鎖存器的狀態(tài),即整個觸發(fā)器的狀態(tài)。下面分析其工作原理。

維持阻塞D觸發(fā)器的邏輯電路，觸發(fā)器的電路結(jié)構(gòu)和工作原——CP脈沖上升沿到來之前瞬間的電平。

工輯電路由3個用構(gòu)的D觸成存G4鎖器組成 ,其G1、SR鎖構(gòu)成輸人數(shù)據(jù) D和 時鐘信號 CP,它們的CP輸出O2和O3作為S、 R信號控制，由G5、G6構(gòu)成的第三個基本sR鎖D存器的狀態(tài) ,即整個觸發(fā)器的狀態(tài)。下面分析其工作原理。維持 阻塞D觸發(fā)器的邏輯電路．