TLE4271-2命令或點(diǎn)擊圖標(biāo),進(jìn)入Settings對(duì)話框,如圖B.2.4所示。

引腳分配，在選定目標(biāo)器件，完成設(shè)計(jì)項(xiàng)目的需要對(duì)設(shè)計(jì)中的輸入變量 、輸出變量指稱為引腳分配或引腳鎖定 。

選擇Assignments|Assignments Editor菜單命令 ,或是直接選擇Assign-ments|Pins菜單命令 ,出現(xiàn)圖B.2.5所示的引腳分配界面。在Assignments Editor的引腳分配界面中 ,用鼠標(biāo)左鍵雙擊To單元 ,將彈出包含所有引腳的下拉框 ,從中選擇一個(gè)引腳名 ,例如CP。 用鼠標(biāo)左鍵雙擊Location單元 ,從下拉框中可以指定目標(biāo)器件的引腳號(hào)。用類似的方法完成所有輸入信號(hào)、輸出信

號(hào)的引腳分配。

在Quartus Ⅱ中選擇Assignments|Timing Closure Floorplan單命令,出現(xiàn)圖B.2.5在Assignments界面中,用鼠標(biāo)左鍵包含所有引腳下個(gè)引腳名,例如CP。用鼠標(biāo)左鍵雙擊Locaoon單元,從下有輸入信號(hào)、輸出信標(biāo)器件的引腳號(hào)。用類似的方法完成所號(hào)的引腳分配。

在Quartus Ⅱ中選擇Assignments|Timing Closure Floorplan菜單命令,也可以分配引腳,此處不作介紹。

啟動(dòng)編譯器,Quartus Ⅱ軟件的編譯器包括多個(gè)獨(dú)立的模塊,如圖B.2,3所示。各模塊可以單獨(dú)運(yùn)行,也可以一次全部運(yùn)行。

選擇Processing|start Compilation菜單命令,或點(diǎn)擊工具欄上的$快捷圖標(biāo),啟動(dòng)全編譯過(guò)程。

在編譯過(guò)程中,編譯狀態(tài)窗口將顯示全編譯過(guò)程中各個(gè)模塊和整個(gè)編譯進(jìn)試用五個(gè)2輸人端或門和一個(gè)與門實(shí)現(xiàn)語(yǔ)句“^>B”,A和B均為2位二進(jìn)制數(shù)。

試設(shè)計(jì)一個(gè)8位相同數(shù)值比較器,當(dāng)兩數(shù)相等時(shí),輸出工=1,否則L=0。

試用數(shù)值比較器74HC85設(shè)計(jì)一個(gè)8421BCD碼有效性測(cè)試電路,當(dāng)輸人為8421BCD碼時(shí),輸出為1,否則為0。

試用數(shù)值比較器74HC85和必要的邏輯門設(shè)計(jì)一個(gè)余3碼有效性測(cè)試電路,當(dāng)輸人為余3碼時(shí),輸出為1,否則為0。

試用反相器和與或非門設(shè)計(jì)1位二進(jìn)制全加器。

試用8選1數(shù)據(jù)選擇器74HC151,實(shí)現(xiàn)1位二進(jìn)制全加器。

仿照半加器和全加器的設(shè)計(jì)方法,試設(shè)計(jì)一半減器和一全減器,所用的門電路由自己選定。

由4位數(shù)加法器74HC283構(gòu)成的邏輯電路如圖題4.4.31所示,″和Ⅳ為控制端,試分析該電路的功能。

邏輯電路如圖題4.4.32所示,試分析該電路的功能。

試用若干片74x283構(gòu)成一個(gè)12位三進(jìn)制加法器,畫出連接圖。此加法器能否用74x182構(gòu)成超前進(jìn)位的級(jí)聯(lián)方式,為什么?

試用若干片74LS182構(gòu)成一個(gè)16位全超前進(jìn)位產(chǎn)生器,畫出邏輯示意圖。

組合可編程邏輯器件，一個(gè)可編程邏輯陣列PLA電路如圖題4.5.1所示。試寫出輸出邏輯函數(shù)表達(dá)式。

試用可編程邏輯陣列PLA實(shí)現(xiàn)下列邏輯函數(shù),并考慮盡量減少乘積項(xiàng)數(shù)目。