PNA4S83F 單倍數(shù)據(jù)傳輸率靜態(tài)隨機存取存儲器
發(fā)布時間:2020/1/16 12:44:49 訪問次數(shù):1621
PNA4S83FSSRAM的基本結(jié)構(gòu),讀操作時,控制信號和地址輸人在CP的上升沿被取樣,當叢發(fā)使能控制ADy和片選CE為低電平時,地址線上的地址被鎖存到地址寄存器中,高電平的WE也被寄存到讀寫控制邏輯電路中。此時,讀寫控制邏輯電路使數(shù)據(jù)選擇器選擇地址寄存器中的地址進行譯碼,在下一個CP有效沿到來前,存儲陣列中的數(shù)據(jù)被送到數(shù)據(jù)線f/o上輸出。操作過程如圖7.2.5(a)所示。
寫操作與讀操作類似,只是被取樣的WE為低電平。而輸人的數(shù)據(jù)在接下來的CP上升沿鎖存到輸人寄存器中,同時地址寄存器中的地址又傳至寫地址寄存器中。此時,讀寫控制邏輯電路使數(shù)據(jù)選擇器選擇寫地址寄存器中的地址進行譯碼,在輸入驅(qū)動電路的作用下,將輸人寄存器中的數(shù)據(jù)寫人存儲陣列。寫操作時,讀寫控制邏輯電路將自動屏蔽輸出使能信號oE,使三態(tài)輸出緩沖器呈現(xiàn)高阻態(tài)。操作過程如圖7.2.5(a)所示。
叢發(fā)模式讀寫操作是sSRAM中特有的①。當叢發(fā)使能控制且D/為低電平時,A1A?芍苯哟┻^叢發(fā)控制邏輯電路,按外部給定的地址進行讀/寫,此時就是上述的一般讀寫操作。但當叢發(fā)使能控制ADy為高電平時,地址寄存器不接收外部新地址而保持上一個時鐘周期輸人的地址,在CP下一個上升沿到不僅SSRAM中有叢發(fā)模式,而且sDRAM中也有該模式,隨視存取存儲器減少外部地址總線的占用時間,提高讀寫效率。讀/寫時,每4個字一組,外部只需提供首地址,其余3個地址由ssRAM內(nèi)部叢發(fā)計數(shù)器產(chǎn)生。如果超過4個時鐘周期仍保持叢發(fā)模式(不讀人新的外部地址),則按叢發(fā)計數(shù)器循環(huán)產(chǎn)生的地址進行讀/寫操作。叢發(fā)模式的讀寫操作過程如圖7.2.5(b)所示。
在由sSRAM構(gòu)成的計算機系統(tǒng)中,由于在時鐘有效沿到來時,地址、數(shù)據(jù)、控制等信號被鎖存到ssRAM內(nèi)部的寄存器中,因此讀寫過程的延時等待均在時鐘作用下由sSRAM內(nèi)部控制完成。此時,系統(tǒng)中的微處理器在讀寫sSRAM的同時,可以處理其他任務(wù),從而提高了整個系統(tǒng)的工作速度。另外,由于sSRAM采用與時鐘同步的方式工作,因此可以將讀寫過程的各種延時進行優(yōu)化設(shè)計,且限制在芯片內(nèi)部,使得sSRAM的讀寫速度高于SRAM。
sSRAM的這種同步工作方式也使其應用更簡便。用戶使用時,所有的輸人信號只要圍繞時鐘的有效沿進行設(shè)計即可。因此,目前ssRAM已廣泛應用于各種同步工作的數(shù)字系統(tǒng)中,特別是與處理器一同工作的系統(tǒng),例如個人電腦中的超高速緩沖存儲器(Cache)。
其他SSRAM,隨著計算機技術(shù)及相關(guān)行業(yè)(例如互聯(lián)網(wǎng))的快速發(fā)展,對存儲器提出了更高的要求。高速、高密度、低功耗早已成為RAM發(fā)展的永恒主題。在ss-RAM之后,各大RAM廠商又先后開發(fā)出雙倍數(shù)據(jù)傳輸率靜態(tài)隨機存取存儲器(DDR①SRAM)和四倍數(shù)據(jù)傳輸率靜態(tài)隨機存取存儲器(QDR②SRAM)。
上述sSRAM只在時鐘的上升沿傳輸數(shù)據(jù),并且共用讀/寫數(shù)據(jù)總線,讀和寫只能分時進行。這種sSRAM也稱為單倍數(shù)據(jù)傳輸率靜態(tài)隨機存取存儲器(SDR③SRAM)。DDR SRAM是在ssRAM基礎(chǔ)上經(jīng)過改進,在每個時鐘周期的上升沿和下降沿各傳輸一次數(shù)據(jù),這樣數(shù)據(jù)傳輸效率提高了一倍,但是讀寫仍不能同時進行。
QDR SRAM進一步改進了結(jié)構(gòu),為讀和寫操作分別提供獨立的接口,不但在每個時鐘周期的上升沿和下降沿共傳輸兩次數(shù)據(jù),而且每次讀寫能夠同時進行,避免了數(shù)據(jù)總線的爭搶,使數(shù)據(jù)傳輸效率相對于ssRAM提高了兩倍。對DDR和QDR某些性能進行改善后的產(chǎn)品稱為DDR Ⅱ和QDR Ⅱ SRAM。
目前,采用0.09 um工藝技術(shù)生產(chǎn)的SRAM最高容量已達72 Mbit,最高時鐘工作頻率達到333 MHz。
表7.2.2所示為幾種SRAM產(chǎn)品的幾個主要指標。
系Double Data Rate的縮寫。
系Quad Data Rate的縮寫.
系Singlc Data Rate的縮寫。
深圳市唯有度科技有限公司http://wydkj.51dzw.com/
PNA4S83FSSRAM的基本結(jié)構(gòu),讀操作時,控制信號和地址輸人在CP的上升沿被取樣,當叢發(fā)使能控制ADy和片選CE為低電平時,地址線上的地址被鎖存到地址寄存器中,高電平的WE也被寄存到讀寫控制邏輯電路中。此時,讀寫控制邏輯電路使數(shù)據(jù)選擇器選擇地址寄存器中的地址進行譯碼,在下一個CP有效沿到來前,存儲陣列中的數(shù)據(jù)被送到數(shù)據(jù)線f/o上輸出。操作過程如圖7.2.5(a)所示。
寫操作與讀操作類似,只是被取樣的WE為低電平。而輸人的數(shù)據(jù)在接下來的CP上升沿鎖存到輸人寄存器中,同時地址寄存器中的地址又傳至寫地址寄存器中。此時,讀寫控制邏輯電路使數(shù)據(jù)選擇器選擇寫地址寄存器中的地址進行譯碼,在輸入驅(qū)動電路的作用下,將輸人寄存器中的數(shù)據(jù)寫人存儲陣列。寫操作時,讀寫控制邏輯電路將自動屏蔽輸出使能信號oE,使三態(tài)輸出緩沖器呈現(xiàn)高阻態(tài)。操作過程如圖7.2.5(a)所示。
叢發(fā)模式讀寫操作是sSRAM中特有的①。當叢發(fā)使能控制且D/為低電平時,A1A?芍苯哟┻^叢發(fā)控制邏輯電路,按外部給定的地址進行讀/寫,此時就是上述的一般讀寫操作。但當叢發(fā)使能控制ADy為高電平時,地址寄存器不接收外部新地址而保持上一個時鐘周期輸人的地址,在CP下一個上升沿到不僅SSRAM中有叢發(fā)模式,而且sDRAM中也有該模式,隨視存取存儲器減少外部地址總線的占用時間,提高讀寫效率。讀/寫時,每4個字一組,外部只需提供首地址,其余3個地址由ssRAM內(nèi)部叢發(fā)計數(shù)器產(chǎn)生。如果超過4個時鐘周期仍保持叢發(fā)模式(不讀人新的外部地址),則按叢發(fā)計數(shù)器循環(huán)產(chǎn)生的地址進行讀/寫操作。叢發(fā)模式的讀寫操作過程如圖7.2.5(b)所示。
在由sSRAM構(gòu)成的計算機系統(tǒng)中,由于在時鐘有效沿到來時,地址、數(shù)據(jù)、控制等信號被鎖存到ssRAM內(nèi)部的寄存器中,因此讀寫過程的延時等待均在時鐘作用下由sSRAM內(nèi)部控制完成。此時,系統(tǒng)中的微處理器在讀寫sSRAM的同時,可以處理其他任務(wù),從而提高了整個系統(tǒng)的工作速度。另外,由于sSRAM采用與時鐘同步的方式工作,因此可以將讀寫過程的各種延時進行優(yōu)化設(shè)計,且限制在芯片內(nèi)部,使得sSRAM的讀寫速度高于SRAM。
sSRAM的這種同步工作方式也使其應用更簡便。用戶使用時,所有的輸人信號只要圍繞時鐘的有效沿進行設(shè)計即可。因此,目前ssRAM已廣泛應用于各種同步工作的數(shù)字系統(tǒng)中,特別是與處理器一同工作的系統(tǒng),例如個人電腦中的超高速緩沖存儲器(Cache)。
其他SSRAM,隨著計算機技術(shù)及相關(guān)行業(yè)(例如互聯(lián)網(wǎng))的快速發(fā)展,對存儲器提出了更高的要求。高速、高密度、低功耗早已成為RAM發(fā)展的永恒主題。在ss-RAM之后,各大RAM廠商又先后開發(fā)出雙倍數(shù)據(jù)傳輸率靜態(tài)隨機存取存儲器(DDR①SRAM)和四倍數(shù)據(jù)傳輸率靜態(tài)隨機存取存儲器(QDR②SRAM)。
上述sSRAM只在時鐘的上升沿傳輸數(shù)據(jù),并且共用讀/寫數(shù)據(jù)總線,讀和寫只能分時進行。這種sSRAM也稱為單倍數(shù)據(jù)傳輸率靜態(tài)隨機存取存儲器(SDR③SRAM)。DDR SRAM是在ssRAM基礎(chǔ)上經(jīng)過改進,在每個時鐘周期的上升沿和下降沿各傳輸一次數(shù)據(jù),這樣數(shù)據(jù)傳輸效率提高了一倍,但是讀寫仍不能同時進行。
QDR SRAM進一步改進了結(jié)構(gòu),為讀和寫操作分別提供獨立的接口,不但在每個時鐘周期的上升沿和下降沿共傳輸兩次數(shù)據(jù),而且每次讀寫能夠同時進行,避免了數(shù)據(jù)總線的爭搶,使數(shù)據(jù)傳輸效率相對于ssRAM提高了兩倍。對DDR和QDR某些性能進行改善后的產(chǎn)品稱為DDR Ⅱ和QDR Ⅱ SRAM。
目前,采用0.09 um工藝技術(shù)生產(chǎn)的SRAM最高容量已達72 Mbit,最高時鐘工作頻率達到333 MHz。
表7.2.2所示為幾種SRAM產(chǎn)品的幾個主要指標。
系Double Data Rate的縮寫。
系Quad Data Rate的縮寫.
系Singlc Data Rate的縮寫。
深圳市唯有度科技有限公司http://wydkj.51dzw.com/
熱門點擊
- SN54LS375AJ觸發(fā)器電路的動態(tài)特性參
- CA3280 釋放爆管內(nèi)的爆炸帽
- UC3845AD1013TR控制電壓變化的脈
- STT1NF100齒條式轉(zhuǎn)彎作動筒
- 67997-134H中頻變壓器是半導體收音機
- STW9C2N 石英晶體振蕩器
- RLS4148N擾流板是有效的輔助操縱面
- UPB360D 電容有隔離直流的作用
- PNA4S83F 單倍數(shù)據(jù)傳輸率靜態(tài)隨機存取
- UUE1C222MNS1MS 磁極間磁場的分
推薦技術(shù)資料
- 循線機器人是機器人入門和
- 循線機器人是機器人入門和比賽最常用的控制方式,E48S... [詳細]
- 100V高頻半橋N-溝道功率MOSFET驅(qū)動
- 集成高端和低端 FET 和驅(qū)動
- 柵極驅(qū)動單片半橋芯片MP869
- 數(shù)字恒定導通時間控制模式(COT)應用探究
- 高效率 (CSP/QFN/BG
- IC 工藝、封裝技術(shù)、單片設(shè)
- 多媒體協(xié)處理器SM501在嵌入式系統(tǒng)中的應用
- 基于IEEE802.11b的EPA溫度變送器
- QUICCEngine新引擎推動IP網(wǎng)絡(luò)革新
- SoC面世八年后的產(chǎn)業(yè)機遇
- MPC8xx系列處理器的嵌入式系統(tǒng)電源設(shè)計
- dsPIC及其在交流變頻調(diào)速中的應用研究