MI-22M-IW PMOS開(kāi)關(guān)的輸出呈現(xiàn)高阻值z(mì)
發(fā)布時(shí)間:2020/2/9 22:35:18 訪問(wèn)次數(shù):1872
MI-22M-IW這是Verilog語(yǔ)言提供的最低層次的描述。由于Quartus Ⅱ軟件不支持Ver~ilog語(yǔ)言內(nèi)置的開(kāi)關(guān)級(jí)元件,所以本節(jié)介紹的開(kāi)關(guān)級(jí)電路模型需用其他的通用仿真器(例如Modelsim、Active HDL、Ⅴerilog XL等)仿真。
CMOs r1電路的Verrog建模,為了對(duì)數(shù)字開(kāi)關(guān)邏輯電路建模,Ⅴerilog提供了十多個(gè)內(nèi)置的基本開(kāi)關(guān)元件。關(guān)鍵詞nmos、pmos分別定義了最基本的NMOs管和PMOs管模型,調(diào)用時(shí)按照下列格式說(shuō)明它的三個(gè)端口信號(hào)。
mmos n1(漏極,源極,控制柵極);調(diào)用nmos開(kāi)關(guān)元件
pmos p1(漏極,源極,控制柵極);調(diào)用pmos開(kāi)關(guān)元件
對(duì)NMOs元件,如果控制柵極信號(hào)為1,則NMOs開(kāi)關(guān)導(dǎo)通,信號(hào)能夠從管子的源極傳輸?shù)铰O,如果控制柵極信號(hào)為0,則輸出呈現(xiàn)高阻值z(mì)。類似地,如果控制柵極信號(hào)為0時(shí),PMOS開(kāi)關(guān)導(dǎo)通,否則,PMOs開(kāi)關(guān)的輸出呈現(xiàn)高阻值z(mì)。由于nmos、pmos是基本元件,故調(diào)用名n1、p1可以省略。
關(guān)鍵詞rnmos、rpmos分別是NMOs管和PMOs管另一種模型,前面的字母r說(shuō)明MOs管的輸入端和輸出端之間存在著電阻,當(dāng)信號(hào)從MOS管的輸人傳輸至輸出時(shí),信號(hào)的幅度會(huì)衰減,它們的用法與nmos、pmos元件相同,如圖3.1.4。
Ⅴerilog語(yǔ)言中用關(guān)鍵詞supply1、supply0分別定義了電源線和地線。supˉply1與電路圖中的yDD等效,在整個(gè)仿真期間將線網(wǎng)置邏輯1;supplyO與電路圖中的地線或yss等效,在整個(gè)仿真期間將線網(wǎng)置邏輯0。它們的用法如下:
supply1 Ⅴdd;
supplyO GND;
兩輸人CMOs與非門電路的描述如例3.7.1所示。兩個(gè)PMOs管并聯(lián),且源極都與電源Vdd連接,漏極都與輸出L相連,兩個(gè)管子的柵極分別與輸入A、B相連;兩個(gè)NMOs管串聯(lián),有一個(gè)公共節(jié)點(diǎn)W1,第一個(gè)NMOs管的漏極與輸出L相連,第二個(gè)NMOS管的源極與地線GND相連,兩個(gè)NMOS管的柵極分別與輸人A、B相連。
3.1.5 為什么說(shuō)74HC系列CMOs與非門在+5V電源工作時(shí),輸人端在以下四種接法下都屬于邏輯0:(1)輸人端接地;(2)輸人端接低于15V的電源;(3)輸人端接同類與非門的輸出低電壓0.1V;(4)輸人端接10 kΩ的電阻到地。
3.1.7 求圖題3.1.7所示電路的輸出邏輯表達(dá)式。
3.1.8 用三個(gè)漏極開(kāi)路與非門74HC03和一個(gè)TTL與非門74 LS00實(shí)現(xiàn)圖題3.1.7所不的電路,已知CMOs管截止時(shí)的漏電流f。z=5uA,試計(jì)算RP(miⅡ和RPrnux)。
3.1.9 圖題3.1.9表示三態(tài)門作總線傳輸?shù)氖疽鈭D,圖中刀個(gè)二態(tài)門的輸出接到數(shù)據(jù)傳輸總線,DI、D2、…、D`t為數(shù)據(jù)輸人端,CsI、Cs2、・・・、Cs″為片選信號(hào)輸人端。試問(wèn):(1)Cs信號(hào)如何進(jìn)行控制,以便數(shù)據(jù)DI、D2、…、D″通過(guò)該總線進(jìn)行正常傳輸;(2)Cs信號(hào)能否有兩個(gè)或兩個(gè)以上同時(shí)有效9如果Cs出現(xiàn)兩個(gè)或兩個(gè)以上有效,可能發(fā)生什么情況?(3)如果所有Cs信號(hào)均無(wú)效,總線處在什么狀態(tài)?
3.1.10 CMOS集成芯片4007中包含兩個(gè)互補(bǔ)對(duì)和一個(gè)反相器,其引出端如圖題3.1.10所示,試分別連接:(1)三個(gè)反相器;(2)3輸人端或非門;(3)3輸人端與非門;
(4)或與非門[z=C(△+B)];(5)傳輸門(一個(gè)非門控制兩個(gè)傳輸門分時(shí)傳送)。
3.1.11 試分析圖題3.1.11所示某CMOs器件的電路,寫出其邏輯表達(dá)式,說(shuō)明它是什么邏輯電路。
3.1.12 試分析圖題3.1.12所示的CMOs電路,說(shuō)明它們的邏輯功能。
深圳市唯有度科技有限公司http://wydkj.51dzw.com/
MI-22M-IW這是Verilog語(yǔ)言提供的最低層次的描述。由于Quartus Ⅱ軟件不支持Ver~ilog語(yǔ)言內(nèi)置的開(kāi)關(guān)級(jí)元件,所以本節(jié)介紹的開(kāi)關(guān)級(jí)電路模型需用其他的通用仿真器(例如Modelsim、Active HDL、Ⅴerilog XL等)仿真。
CMOs r1電路的Verrog建模,為了對(duì)數(shù)字開(kāi)關(guān)邏輯電路建模,Ⅴerilog提供了十多個(gè)內(nèi)置的基本開(kāi)關(guān)元件。關(guān)鍵詞nmos、pmos分別定義了最基本的NMOs管和PMOs管模型,調(diào)用時(shí)按照下列格式說(shuō)明它的三個(gè)端口信號(hào)。
mmos n1(漏極,源極,控制柵極);調(diào)用nmos開(kāi)關(guān)元件
pmos p1(漏極,源極,控制柵極);調(diào)用pmos開(kāi)關(guān)元件
對(duì)NMOs元件,如果控制柵極信號(hào)為1,則NMOs開(kāi)關(guān)導(dǎo)通,信號(hào)能夠從管子的源極傳輸?shù)铰O,如果控制柵極信號(hào)為0,則輸出呈現(xiàn)高阻值z(mì)。類似地,如果控制柵極信號(hào)為0時(shí),PMOS開(kāi)關(guān)導(dǎo)通,否則,PMOs開(kāi)關(guān)的輸出呈現(xiàn)高阻值z(mì)。由于nmos、pmos是基本元件,故調(diào)用名n1、p1可以省略。
關(guān)鍵詞rnmos、rpmos分別是NMOs管和PMOs管另一種模型,前面的字母r說(shuō)明MOs管的輸入端和輸出端之間存在著電阻,當(dāng)信號(hào)從MOS管的輸人傳輸至輸出時(shí),信號(hào)的幅度會(huì)衰減,它們的用法與nmos、pmos元件相同,如圖3.1.4。
Ⅴerilog語(yǔ)言中用關(guān)鍵詞supply1、supply0分別定義了電源線和地線。supˉply1與電路圖中的yDD等效,在整個(gè)仿真期間將線網(wǎng)置邏輯1;supplyO與電路圖中的地線或yss等效,在整個(gè)仿真期間將線網(wǎng)置邏輯0。它們的用法如下:
supply1 Ⅴdd;
supplyO GND;
兩輸人CMOs與非門電路的描述如例3.7.1所示。兩個(gè)PMOs管并聯(lián),且源極都與電源Vdd連接,漏極都與輸出L相連,兩個(gè)管子的柵極分別與輸入A、B相連;兩個(gè)NMOs管串聯(lián),有一個(gè)公共節(jié)點(diǎn)W1,第一個(gè)NMOs管的漏極與輸出L相連,第二個(gè)NMOS管的源極與地線GND相連,兩個(gè)NMOS管的柵極分別與輸人A、B相連。
3.1.5 為什么說(shuō)74HC系列CMOs與非門在+5V電源工作時(shí),輸人端在以下四種接法下都屬于邏輯0:(1)輸人端接地;(2)輸人端接低于15V的電源;(3)輸人端接同類與非門的輸出低電壓0.1V;(4)輸人端接10 kΩ的電阻到地。
3.1.7 求圖題3.1.7所示電路的輸出邏輯表達(dá)式。
3.1.8 用三個(gè)漏極開(kāi)路與非門74HC03和一個(gè)TTL與非門74 LS00實(shí)現(xiàn)圖題3.1.7所不的電路,已知CMOs管截止時(shí)的漏電流f。z=5uA,試計(jì)算RP(miⅡ和RPrnux)。
3.1.9 圖題3.1.9表示三態(tài)門作總線傳輸?shù)氖疽鈭D,圖中刀個(gè)二態(tài)門的輸出接到數(shù)據(jù)傳輸總線,DI、D2、…、D`t為數(shù)據(jù)輸人端,CsI、Cs2、・・・、Cs″為片選信號(hào)輸人端。試問(wèn):(1)Cs信號(hào)如何進(jìn)行控制,以便數(shù)據(jù)DI、D2、…、D″通過(guò)該總線進(jìn)行正常傳輸;(2)Cs信號(hào)能否有兩個(gè)或兩個(gè)以上同時(shí)有效9如果Cs出現(xiàn)兩個(gè)或兩個(gè)以上有效,可能發(fā)生什么情況?(3)如果所有Cs信號(hào)均無(wú)效,總線處在什么狀態(tài)?
3.1.10 CMOS集成芯片4007中包含兩個(gè)互補(bǔ)對(duì)和一個(gè)反相器,其引出端如圖題3.1.10所示,試分別連接:(1)三個(gè)反相器;(2)3輸人端或非門;(3)3輸人端與非門;
(4)或與非門[z=C(△+B)];(5)傳輸門(一個(gè)非門控制兩個(gè)傳輸門分時(shí)傳送)。
3.1.11 試分析圖題3.1.11所示某CMOs器件的電路,寫出其邏輯表達(dá)式,說(shuō)明它是什么邏輯電路。
3.1.12 試分析圖題3.1.12所示的CMOs電路,說(shuō)明它們的邏輯功能。
深圳市唯有度科技有限公司http://wydkj.51dzw.com/
熱門點(diǎn)擊
- TSL0709RA-102KR19-PF發(fā)射
- TLP290-4GB 電流互感器,隔離變壓器
- R2491 銜鐵的位移由差動(dòng)變壓器轉(zhuǎn)換為輸出
- XC6368A351MR 飛機(jī)的側(cè)向操縱原理
- MCR18EZHF6811 控制執(zhí)行電路的傳
- XC2VP30-6FG676I 易爆危險(xiǎn)區(qū)域
- LTC4215CUFD-1TRPBF超音速氣
- MI-22M-IW PMOS開(kāi)關(guān)的輸出呈現(xiàn)高
- MAAVSS0008TR 螺旋槳不平衡和破壞
- VI-JWP-IX 動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器DRA
推薦技術(shù)資料
- 中國(guó)傳媒大學(xué)傳媒博物館開(kāi)
- 傳媒博物館開(kāi)館儀式隆童舉行。教育都i國(guó)家廣電總局等部門... [詳細(xì)]
- 首款新結(jié)構(gòu)硅基外腔混合集成光源芯片
- 全大核架構(gòu) X930 超大核的
- 計(jì)算子系統(tǒng)(Compute Sub Syst
- Neoverse CSS V3 架構(gòu)R
- Arm Neoverse CP
- Dimensity 9400芯
- 多媒體協(xié)處理器SM501在嵌入式系統(tǒng)中的應(yīng)用
- 基于IEEE802.11b的EPA溫度變送器
- QUICCEngine新引擎推動(dòng)IP網(wǎng)絡(luò)革新
- SoC面世八年后的產(chǎn)業(yè)機(jī)遇
- MPC8xx系列處理器的嵌入式系統(tǒng)電源設(shè)計(jì)
- dsPIC及其在交流變頻調(diào)速中的應(yīng)用研究