VI-JWP-IX表7.2.2 幾種SRAM產(chǎn)品的主要指標(biāo)

注:對(duì)于DDR、DDR Ⅱ和QDR Ⅱ,工作電壓指核心工作電壓。

動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器,DRAM存儲(chǔ)單元

圖7.2.2所示的SRAM存儲(chǔ)單元由6個(gè)MOs管構(gòu)成,所用的管子數(shù)目多、功耗大,集成度受到限制,動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器DRAM克服了這些缺點(diǎn)。DRAM的存儲(chǔ)單元由一個(gè)MOs管和一個(gè)容量較小電容器構(gòu)成,如圖7.2.7中點(diǎn)畫(huà)線框內(nèi)所示。它存儲(chǔ)數(shù)據(jù)的原理是電容器的電荷存儲(chǔ)效應(yīng)。當(dāng)電容C充有電荷、呈現(xiàn)高電壓時(shí),相當(dāng)于存有1值,反之為0值。MOs管T相當(dāng)于一個(gè)開(kāi)關(guān),當(dāng)行選擇線為高電平時(shí),T導(dǎo)通,C與位線連通,反之則斷開(kāi)。由于電路中存在漏電流,電容器上存儲(chǔ)的數(shù)據(jù)(電荷)不能長(zhǎng)久保存,因此必須定期給電容補(bǔ)充電荷,以免存儲(chǔ)數(shù)據(jù)丟失,這種操作稱為刷新①或再生。

寫(xiě)操作時(shí),行選線X為高電平,T導(dǎo)通,電容器C與位線B連通。同時(shí)讀寫(xiě)控制信號(hào)WE為低電平,輸入緩沖器被選通,數(shù)據(jù)D1經(jīng)緩沖器和位線寫(xiě)人存儲(chǔ)單元(外部輸入/輸出引腳上的數(shù)據(jù)經(jīng)列選通電路送至D1。圖中未畫(huà)列選通電路)。如果D1為1,則向電容器充電,反之電容器放電。未選通的緩沖器呈高阻態(tài)。

讀操作時(shí),行選線X為高電平,T導(dǎo)通,電容器C與位線B連通。此時(shí)刷新系Refresh的譯稱.

列兩個(gè)地址寄存器。行、列地址分別由行地址選通信號(hào)RAs①和列地址選通信號(hào)CAs②控制,送人各自的寄存器。此外,DRAM內(nèi)部還設(shè)有刷新計(jì)數(shù)器和刷新控制及定時(shí)電路,由此可以自動(dòng)產(chǎn)生行地址進(jìn)行刷新。

圖7.2.8 DRAM的基本結(jié)構(gòu),DRAM的操作方式比SRAM要復(fù)雜些,這里只舉出幾種典型操作,讀/寫(xiě)操作.

讀/寫(xiě)操作時(shí),首先RAs和CAS先后變?yōu)榈碗娖?將行和列地址分別送入相應(yīng)地址寄存器。然后在讀寫(xiě)控制信號(hào)WE作用下完成讀/寫(xiě)操作。讀操作時(shí),輸出使能0E應(yīng)為低電平。操作時(shí)序如圖7.2.9(a)所示。

頁(yè)模式操作,所謂“頁(yè)”是指同一行的所有列構(gòu)成的存儲(chǔ)單元。頁(yè)模式下的讀寫(xiě)操作與一般讀寫(xiě)操作的差別在于不改變行地址,而只改變列地址。但行地址選擇RAS必須始終保持低電平。頁(yè)模式可以顯著提高讀寫(xiě)速度,其讀操作時(shí)序如圖7.2.9(b)所示。

RAs只刷新操作,該操作只刷新行地址指定行的所有存儲(chǔ)單元,不進(jìn)行任何實(shí)際的讀寫(xiě)操作。在整個(gè)操作周期CAs要保持高電平,其時(shí)序如圖7.2.9(c)所示。該操作一次只刷新一行,且需要外部地址計(jì)數(shù)器提供刷新地址。

系Row Address strobe的縮寫(xiě)。

系Column Address strobe的縮寫(xiě)。

深圳市唯有度科技有限公司http://wydkj.51dzw.com/