一個完全實時、閉環(huán)、自適應電纜數字預失真解決方案，由FPGA結構中的執(zhí)行器和嵌入式處理器中基于軟件的自適應機制組成。該實現方案使用Intel® Arria® 10 660 FPGA和嵌入式ARM® Cortex®處理器。DPD IP內核和ARM的功耗為5.3 W，盡管使用更新一代的FPGA或轉換為ASIC，此功率仍應低于3 W。

寬帶數字預失真復雜基帶處理中的頻率偏移要求。

傳統(tǒng)窄帶數字預失真在復雜基帶處完成

寬帶電纜數字預失真、OOB HD必須是頻率偏移以允許RF上變頻

無帶寬限制的理想化數字預失真方案,顯示ADCA3992在76.8 dBmV總復合電源、34 V電源電壓、400 mA偏置電流（13.6 W直流電源）下工作的測試結果。

ADCA3992在76.8 dBmV下沒有數字預失真（藍色）和有數字預失真（橙色）時的性能。

制造商: Texas Instruments

產品種類: RS-485接口IC

安裝風格: SMD/SMT

封裝 / 箱體: SOIC-8

系列: SN65HVD1781

功能: Transceiver

數據速率: 1 Mb/s

激勵器數量: 1 Driver

接收機數量: 1 Receiver

雙工: Half Duplex

電源電壓-最大: 5.5 V

電源電壓-最小: 3.15 V

工作電源電流: 6 mA

最小工作溫度: - 40 C

最大工作溫度: + 125 C

封裝: Cut Tape

封裝: MouseReel

封裝: Reel

輸入電壓: - 7 V to + 12 V

輸出電壓: 2.75 V

產品: RS-485 Transceivers

商標: Texas Instruments

關閉: No Shutdown

工作電源電壓: 3.3 V, 5 V

Pd-功率耗散: 905 mW

產品類型: RS-485 Interface IC

傳播延遲時間: 200 ns

工廠包裝數量: 2500

子類別: Interface ICs

單位重量: 76 mg

節(jié)點通常支持多達4個RF端口，每個端口都有其自己的混合端口，并且通常由通過同軸電纜注入的60 V交流電源供電，這就迫使對設計做出重大更改，并產生了新的散熱管理問題。

為了支持采用DOCSIS 3.1的更高階QAM方案，節(jié)點輸出端對MER的苛刻要求已從43 dB增加到48 dB。2在這樣高的MER要求下，DAC時鐘上的相位噪聲和雜散信號會對系統(tǒng)性能產生影響。功率倍增器直接影響MER和帶內帶外失真的主要不利因素是非線性失真，包含諧波和交調失真。

在108 MHz至1218 MHz的倍頻程工作范圍內，存在多個帶內奇偶次諧波，而在185個D3.0載波（或等效載波）下，會產生一組非常復雜的IM產物。傾斜也有顯著的影響，因為較高頻道中的功率比最低頻道中的功率大100多倍，所以這里會產生顯著的差頻積。峰均功率比(PAPR)超過12 dB。

(素材來源：chinaaet和ttic.如涉版權請聯系刪除。特別感謝）