傳統(tǒng)的工業(yè)數(shù)據(jù)采集設(shè)計通常需要對模數(shù)轉(zhuǎn)換器(ADC)之前的模擬前端(AFE)進行復(fù)雜的濾波處理。模擬濾波器的主要目的是衰減不需要的帶外信號，進而防止這類信號在所需的目標(biāo)信號上發(fā)生混疊，因此，模擬濾波器又稱為抗混疊濾波器(AAF)。

混疊頻段中不需要的信號和噪聲可能源自驅(qū)動放大器、電源切換引入的雜散，甚至是意外的干擾因素（干擾器）。

混疊頻率大小直接取決于ADC采樣速率，數(shù)據(jù)轉(zhuǎn)換器在給定瞬時帶寬下的工作速度越快，混疊頻段距離所需的信號就越遠(yuǎn)，越容易進行濾波處理。根據(jù)這一現(xiàn)象，在精度非常高的系統(tǒng)中，設(shè)計人員通常使用具有高過采樣率和抽取濾波器的Σ-Δ ADC。

兩個EFLX4K內(nèi)核可以平鋪在一起以形成更大的陣列，支持需要更多LUT的應(yīng)用程序（最高支持超過250,00個LUT以及任意混合的邏輯和DSP內(nèi)核）。

EFLX陣列使用Verilog或VHDL進行編程，EFLX Compiler采用Synopsys Synplify等綜合工具的輸出，進行布局、布線、時序和比特流生成。 比特流在加載到陣列中時，將對其進行編程并執(zhí)行所需的RTL。

為了提高可靠性，它使用72位的數(shù)據(jù)總線，包含64位數(shù)據(jù)和8位錯誤檢測修復(fù)。

這個ECC功能在第5片裸片中實現(xiàn)。該器件使用一個內(nèi)部的8n預(yù)取緩沖以最大限度地高速運行，并提供可編程的讀、寫和附加延遲。

POD的I/O降低了驅(qū)動數(shù)據(jù)時的開關(guān)電流，因為只有0時才消耗功率。DDR4還提供數(shù)據(jù)總線倒置，以分配更少的位，降低熱量和功耗。通過減少開關(guān)的次數(shù)，可減少噪聲，并實現(xiàn)更干凈的數(shù)據(jù)眼圖。

來源：eefocus.如涉版權(quán)請聯(lián)系刪除。圖片供參考